AMDがZen4 EPYCCPU用の12個のDDR5メモリチャネルを確認

AMD社は、「Zen 4」マイクロアーキテクチャーを採用した次世代「EPYC」プロセッサ向けに、同社のEDAC（Error Detection and Correction）ドライバーコードのパッチを公開されました。

この新しいパッチは、次期CPUがソケットあたりのメモリ帯域幅と容量をかつてないほどサポートしていることを示しています。

Phoronixが入手したパッチでは、コードネーム「Genoa」と呼ばれる第4世代のEPYCプロセッサ（Family 19h Models 10h-1Fh and A0h-AFh CPU）において、DDR5 Registered DIMM（RDIMM）およびDDR5 Load-Reduced DIMM（LRDIMM）のサポートが追加されているようです。

今回のパッチでは、次期EPYC 7004シリーズが1ソケットあたり最大12個のメモリコントローラをサポートすることも確認されています（AMDの既存のサーバーパーツでは8個）。残念ながら、1チャネルあたり何枚のDIMM（DPC）をサポートするかはわかりません。

64ビットのDDR5メモリチャネルが12個あれば、理論上、Genoaプロセッサが利用できるメモリ帯域幅は1ソケットあたり460.8GB/sとなり、現世代のEPYC CPUがDDR4-3200で利用できる204.8GB/sに比べて大幅に増加します。

次世代EPYC「Genoa」CPUの改善点は、メモリ帯域幅だけではありません。12個のメモリチャネルにより、より大容量のメモリを搭載することが可能になります。サムスンはすでに512GBのDDR5 RDIMMのデモを行い、768GBのDDR5 RDIMMが可能であることを確認しています。

512GBモジュールを12枚使用しても、AMDの次世代サーバープロセッサは最大6TBのメモリ(現在は最大4TB)をサポートすることができるとしています。

しかし、Genoaが1チャネルあたり2枚のRDIMMをサポートすれば、その容量は12TBのDDR5まで伸びます。AMDは、パフォーマンスが犠牲になるとはいえ、LRDIMMを使えば(8進数のモジュールアーキテクチャのため)メモリチャネルごと、ソケットごとの容量をさらに増やすことができるのです。

AMDのEPYC 7004シリーズ「Genoa」プロセッサーは、既存のサーバープロセッサーと比較して目に見えるメモリーの改善をもたらすため、当然、実世界でのパフォーマンスも向上するはずです。