TSMCの3nm技術をアップルとインテルが初めて採用

台湾の半導体メーカーTSMCが2022年後半に導入するN3（3nm）製造プロセスは、アップルとインテルが最初に採用することになると、日経アジア通信社が金曜日に報じました。インテルは技術をPCやサーバー用のCPUに使用し、アップルはクライアント機器向けのシステム・オン・チップに使用すると予想されます。

日経新聞の報道によると、アップルとインテルは現在、TSMCのN3プロセスを使って製造したチップのデザインをテストしています。N3が数週間後に「正式に」リスク生産モードに入ろうとしていることから、同通信社の情報が正しいと仮定すると、アップルとインテルはすでにN3のCPUとSoCを最終的に決定すると推測できます。しかし、それらが機能的なシリコンを持っているかどうかは不明です。これらのチップの商業生産は、2022年の後半に開始される予定です。

インテルは、TSMCのN3ノードを使って、ノートPC向けとサーバー向けの少なくとも2つの製品を準備していると言われます。現在のところ、これらのプロセッサーに関する詳細は明らかにされていませんが、インテルはすでに、さまざまなニッチ市場に向けたTSMC製のXeon SoCを偶然にも確認しました。インテルは、数ヶ月前にTSMCと共同で2023年製品を開発していることを確認したが、詳細を明らかにすることは控えていました。

今年初め、インテルは、独自の7nm製造技術を用いたクライアントPCおよびハイエンドサーバー向けのコードネーム「Meteor Lake（メテオレイク）」および「Granite Rapids（グラナイトラピッズ）」プロセッサを2023年に発売することを約束していました。

このレポートによると、Appleは2022年後半から2023年前半に発売されるiPadタブレットにN3 SoCを採用するようです。アップルの最新のiPad Prosが、同社のエントリーレベルおよびミッドレンジのMacと同じSoCを採用していることを考慮すると、初期のN3 SoCがPCにも採用される可能性があります。その後のアップル社のN3ベースのデバイスは、スマートフォンに使用されることになります。アップルはこの話についてコメントしていません。

TSMCのN3製造プロセスは、N5に比べてフルノードのPPA（パフォーマンス、パワー、エリア）改善を実現する同社の全く新しいノードです。N5と比較してPPA（パフォーマンス、パワー、エリア）をフルノードで改善し、10～15％のパフォーマンス向上（消費電力とトランジスタ数は同じ）、最大30％の電力削減（クロック数と複雑さは同じ）、最大70％のロジック密度向上、最大20％のSRAM密度向上を約束します。N3は、かつてASMLが言っていた「20層以上」の極端紫外線リソグラフィ（EUVL）を積極的に採用します。

TSMCは最近の技術シンポジウムで、N3がスマートフォンとハイパフォーマンス・コンピューティング（HPC）の両方のアプリケーションを最初からサポートするように設計されていることを確認し、高性能と高密度の両方のライブラリをノードとともに提供することにしました。このようなライブラリにより、インテルなどの企業はCPUの性能を最大限に引き出すことができ、一方、SoCの設計者はより多くの機能を製品に搭載することができるようになります。