TSMCが1.4nmプロセス技術の研究開発を開始

プロセッサメーカーでは、基礎研究開発と応用研究開発が止まることはありません。そのため、台湾積体電路は、2025年に大量生産（HVM）に入るN2（2 nmクラス）製造プロセスのタイムラインを概説しました。会社が後続のノードについて考え始める時が来ました。新しい噂が信じられるのであれば、TSMCは6月に1.4nmクラスの技術を正式に発表する予定です。

TSMCは、6月にN3（3 nmクラス）ノードを開発したチームを1.4nmクラスの製造プロセスの開発に再割り当てする予定であると BusinessKoreaは報告しています。通常、ファウンドリやチップ設計者がR＆Dマイルストーンを正式に発表することはないため、1.4nmテクノロジの開発が開始されたというTSMCのプレスリリースが表示されることはほとんどありません。一方、TSMCは 6月中旬に技術シンポジウムを開催する予定 であり、そこで同社はN2製造プロセスを引き継ぐノードについて簡単な詳細を概説する可能性があります。

標準的なプロセス技術の設計フローには、パスファインディング、研究開発の各フェーズが含まれます。パスファインディングには、材料や物理学の基本的な探索などが含まれ、多くの場合、多数のノードに対して同時に実行されます。これまでに、TSMCのN2のパスファインディングはおそらく終了しているので、基本的な物理学と化学を専門とする適切なチームが、1.4 nm、つまり14オングストロームと呼ばれるN2の後継機に取り組んでいます。

TSMCのN2は、ゲートオールアラウンド電界効果トランジスタ（GAAFET）に依存していますが、開口数0.33（0.33 NA）の既存の極紫外線（EUV）リソグラフィを使用します。今日私たちが知っているTSMCのN2の詳細を考えると、後継機はGAAトランジスタを保持する可能性がありますが、実際に残っているのは、0.55 NA（または高NA）のEUVツールに移行するかどうかです。

TSMCのN2は2025年後半にHVMに参入し（したがって、会社からの最初の2 nmチップは2026年頃に配信されると予想されます）、TSMCの2年半から3年のノード導入のリズムを念頭に置いて、TSMCの2028年から商用製品に使用される1.4nm（または14オングストローム）プロセス。時間枠を考えると、ノードが高NAリソグラフィーを使用することは有益であり、Intelは2025年に使用を開始する予定です。

Intelと言えば、どのIntelのノードがTSMCの1.4nmと競合するように設定されているかはまだわかりません。Intelは2025年に18A（18オングストローム）テクノロジーを導入する予定であるため、2028年までに少なくとも1つの新しい製造プロセスを展開する予定です。それが16Aと呼ばれるか（Intelは最近のノードの進歩に慎重であるように思われるため）、14Aと呼ばれるかどうかは興味深いでしょう。