3D Packaging CoWoS/EMIB/Foveros 2026（スリーディーパッケージング）
Advanced Packaging。CoWoS Chip-on-Wafer-on-Substrate (TSMC・H100/B200/MI300X・H200・Capacity逼迫)・CoWoS-S/CoWoS-L (Silicon/Local)・InFO Integrated Fan-Out・SoIC System on Integrated Chips (3D)・SoW System on Wafer・Intel EMIB Embedded Multi-die Interconnect Bridge・Foveros Direct (3D Active)・Foveros Omni・Glass Substrate (Intel 2030予告)・Hybrid Bonding・¥¥¥¥¥¥¥、2026年CoWoS-L大型化。
概要
3Dパッケージングは、CPUやGPUを垂直に積層し、チップ間のインターフェースを直接接続することで、レイテンシを低減し、帯域幅を拡張する技術である。2026年には、TSMC の CoWoS‑L 大型化や Intel の EMIB、Foveros Direct が主流となり、CPU・GPU の統合性能が飛躍的に向上する。CoWoS（Chip‑on‑Wafer‑on‑Substrate）は、複数のチップをワイパー上に配置し、基板上でパッケージングする方式。EMIB（Embedded Multi‑die Interconnect Bridge）は、基板内に金属ブリッジを埋め込み、チップ間を接続する。Foveros Direct は、3D 積層に直接接続し、アクティブチップを垂直に重ねることで、I/O 面積を削減しつつ高密度化を実現する。2025年には、CoWoS‑L の 4K 以上のチップ配置が実証され、2026年に本格商用化が進む見込みである。Intel は 2030 年に Glass Substrate を発表し、透明基板での高密度パッケージングを示唆している。
主な特徴・仕組み
- CoWoS‑L: 4K 以上のチップをワイパー上に配置、レイテンシ 2–3 ns、帯域幅 2.5 TB/s。2026年に 8K 版が登場予定。
- EMIB: 1.2 µm の金属ブリッジを基板内に埋め込み、レイテンシ 1–2 ns、帯域幅 1.8 TB/s。2025年に 400 Gbps の高速リンクが実装される。
- Foveros Direct: 3D 積層に直接接続し、I/O 面積を 30 % 削減。2026年には 8 nm プロセスで 6層積層が可能に。
- Hybrid Bonding: 1 µm 以下の接続ピンで 10 Gbps 以上のデータ転送。2025年に 3 nm ノードで採用が拡大。
- Glass Substrate: 2030 年予告で、透明基板上に 3D 積層を実装し、熱拡散と電磁干渉を低減。
- 低レイテンシ: チップ間距離 0.1 mm 未満で、レイテンシ 1 ns 以下。
- 高帯域幅: 1.5 TB/s 以上のデータ転送が可能。
- 省電力: 3D 積層により I/O 回路を短縮し、TDP を 15 % 低減。
- 高集積度: 1 cm² 内に 8–12 チップを統合。
- 拡張性: 2026年には CoWoS‑L で 16 K 以上のチップ配置が実現。
スペック比較表
| パッケージ | 主な用途 | 最大帯域幅 | レイテンシ | 主なプロセス | 典型的なTDP |
|---|---|---|---|---|---|
| CoWoS‑L | GPU・AI | 2.5 TB/s | 2 ns | 5 nm | 400 W |
| EMIB | CPU・SoC | 1.8 TB/s | 1.5 ns | 7 nm | 120 W |
| Foveros Direct | 3D GPU | 1.5 TB/s | 2 ns | 6 nm | 350 W |
具体例・対応製品
- NVIDIA H100（CoWoS‑L）
- 80 GB HBM2e、1.6 GHz、300 W TDP、1.5 TB/s メモリ帯域幅。
- AMD MI300X（CoWoS）
- 48 GB HBM3、1.5 GHz、400 W TDP、2.0 TB/s メモリ帯域幅。
- Intel Xeon Scalable 4th Gen（EMIB）
- 28 コア、3.2 GHz、120 W TDP、1.8 TB/s I/O 帯域幅。
- Intel Xeon D‑9650（Foveros Direct）
- 32 コア、3.0 GHz、350 W TDP、1.5 TB/s I/O 帯域幅。
- AMD EPYC 9654（Foveros Omni）
- 64 コア、3.4 GHz、400 W TDP、1.8 TB/s I/O 帯域幅。
自作PCでの選び方・注意点
- CPU と GPU の統合性：CoWoS‑L で構成された GPU は、CPU との通信が高速化されるが、同一 3D チップ上に CPU を実装するケースはまだ限定的。
- 電源供給：3D パッケージングは TDP が高くなる傾向があるため、電源ユニットは 850 W 以上を推奨。
- 冷却設計：高集積度により熱蓄積が起こりやすい。液冷や大型ヒートシンクの採用が望ましい。
- マザーボード互換性：EMIB 用のマザーボードは、金属ブリッジを接続するための専用ソケットが必要。
- 拡張スロット：Foveros Direct の場合、PCIe 5.0 以上のスロットが必要。
- ファームウェア：BIOS で 3D パッケージングをサポートしているか確認。
- コスト：3D パッケージングは製造コストが高く、同等性能の 2D 製品より 30–50 % 高価。
- 将来性：2026年以降に 8 nm で 16 K 以上の CoWoS‑L が登場予定。今後のアップグレードを考慮して選択。
関連用語との違い
- CoWoS vs. Foveros：CoWoS はワイパー上にチップを並べ、基板上にパッケージングする方式。Foveros はチップを垂直に積層し、直接接続する方式。CoWoS の方がレイテンシは若干高いが、I/O 面積の拡張が容易。
- EMIB vs. Hybrid Bonding：EMIB は基板内に金属ブリッジを埋め込み、電源・信号線を共有。Hybrid Bonding はピンベースで接続し、より高いデータレートを実現。
- Glass Substrate：従来の金属基板と異なり、透明基板上にチップを配置し、熱拡散と EMI を低減。2026年には試作段階だが、2030年に本格化予定。
よくある質問(FAQ)
Q1: 3D パッケージングの主なメリットは何ですか？
A1: レイテンシを 1–2 ns まで低減し、帯域幅を 1.5–2.5 TB/s 以上に拡張できる点が最大のメリットです。
Q2: 3D パッケージングは自作PCで利用可能ですか？
A2: 現在、主にサーバーや高性能ワークステーション向けに限定されています。自作PCでの利用は、専用マザーボードと高性能電源が必要です。
Q3: 2025–2026 年の動向を踏まえて、将来のパッケージング技術はどう変わると予想されますか？
A3: 2025 年には CoWoS‑L の 4K 以上チップ配置が実証され、2026 年には 8 nm で 16 K 以上の積層が実現すると予測されます。EMIB は 400 Gbps の高速リンクへ進化し、Foveros Direct は 3D 積層により I/O 面積を 30 % 削減します。
まとめ
3D パッケージングは、CPU・GPU の性能を大幅に向上させる次世代技術であり、CoWoS‑L、EMIB、Foveros Direct など多様な実装形態が存在します。2026 年には CoWoS‑L の大型化が進み、EMIB と Foveros がそれぞれ高速インターフェースと高集積度を実現。自作PC での導入はまだ限定的ですが、将来のアップグレードを見越した選択が重要です。最新動向を注視し、適切なパッケージング技術を選ぶことで、次世代の高性能PCを実現できます。