AVX-512 命令セット（エーブイエックス512）
Intel が2013年Xeon Phi で導入した512bit SIMD命令セット。32個 512bit ZMM レジスタ・科学技術計算 / AI 推論で性能向上、消費者向けは複雑な採用経緯。
概要
AVX-512 (Advanced Vector Extensions 512-bit) はIntel が2013年6月にKnights Corner (Xeon Phi 第1世代) で部分公開、2016年Knights Landing (第2世代) で本格実装した512bit幅 SIMD 命令セット。32個の512bit ZMM レジスタを持ち、1命令で16個FP32 / 8個FP64 / 64個 INT8 を並列処理可能。AVX (256bit・2011) / AVX2 (2013) を継ぐ第3世代SIMD。
AVX / AVX2 / AVX-512 比較
| 項目 | AVX (2011) | AVX2 (2013) | AVX-512 (2016) |
|---|---|---|---|
| 幅 | 256 bit | 256 bit | 512 bit |
| レジスタ数 | 16 YMM | 16 YMM | 32 ZMM |
| FP32 並列 | 8 | 8 | 16 |
| FP64 並列 | 4 | 4 | 8 |
| INT32 並列 | - | 8 | 16 |
| Masking | なし | なし | あり (8 K レジスタ) |
| FMA | あり (FMA3) | あり (FMA3) | 強化 |
AVX-512 サブセット (拡張多数)
| サブセット | 略 | 用途 |
|---|---|---|
| AVX-512F (Foundation) | F | 基本 |
| AVX-512CD (Conflict Detection) | CD | 競合検出 |
| AVX-512BW (Byte/Word) | BW | INT8/INT16 |
| AVX-512DQ (Double/Quad) | DQ | FP64 / INT64 |
| AVX-512VL (Vector Length) | VL | 128/256bit 縮退 |
| AVX-512IFMA | IFMA | 整数 FMA |
| AVX-512VBMI | VBMI | バイト操作 |
| AVX-512VNNI | VNNI | AI 推論 (INT8 dot) |
| AVX-512BITALG | BITALG | ビット操作 |
| AVX-512BF16 | BF16 | BFloat16 (AI) |
| AVX-512FP16 | FP16 | 半精度 |
主要採用CPU
| CPU | 年 | AVX-512 |
|---|---|---|
| Knights Landing (Xeon Phi) | 2016 | F/CD/ER/PF |
| Skylake-X (Core X) | 2017 | F/CD/BW/DQ/VL |
| Ice Lake Server (Xeon Gold/Plat) | 2021 | 全主要+VNNI |
| Ice Lake (Core i・Sunny Cove) | 2019 | 全主要 |
| Rocket Lake (Core 11) | 2021 | 全主要 |
| Alder Lake (Core 12) | 2021 | E-core 非対応で無効化 |
| Raptor Lake (Core 13/14) | 2022 | 無効化継続 |
| Sapphire Rapids (Xeon 4th) | 2023 | 全主要+AMX |
| AMD Zen 4 (Ryzen 7000) | 2022 | 全主要 (Double-pumped) |
| AMD Zen 5 (Ryzen 9000) | 2024 | Full-width 強化 |
Intel Alder Lake AVX-512 物議
Intel Alder Lake (2021) は P-core が AVX-512 をHWサポートするが、E-core (Gracemont) は非対応のため BIOS で AVX-512 を強制無効化した。一部マザーボード初期BIOS では P-core のみAVX-512 を有効化可能だったが、後にIntel が BIOS 更新で完全封印。Intel CPU で消費者向けAVX-512 は実質Rocket Lake (2021) のみ。
AMD Zen 4 / Zen 5 の戦略
AMD は2022年Zen 4 (Ryzen 7000) でAVX-512 を全Ryzen に搭載 (Double-pumped・256bit×2 サイクル実行)。Zen 5 (Ryzen 9000・2024) で Full-width 512bit 1サイクル実行に改良、Intel が放棄した間隙を突いた戦略。
関連用語との違い
- vs AVX2: 256→512 bit・Masking 追加
- vs AVX10: AVX-512 サブセット統合の新世代
- vs ARM SVE2: スカラブル / Apple AMX
- vs Intel AMX: 行列専用 (AMX) / 汎用SIMD (AVX-512)
FAQ
Q1: 消費者向けで意味ある? A: 動画エンコード (x264 / x265)・AI 推論・科学計算で15-50%性能向上。一般ゲーム / オフィスでは恩恵小。
Q2: なぜIntel は無効化? A: ハイブリッドCPU (P+E core) のE-core が AVX-512 非対応で、OS スレッドスケジューリングが複雑化を回避する設計選択。
Q3: Zen 4 のDouble-pumped は劣る? A: 性能は同等 (帯域・スループット)。電力効率はFull-width 単サイクルがやや有利・Zen 5 で改良済。