Backside Power Delivery (BPD・Intel PowerVia・2024)（バックサイドパワーデリバリー）
半導体チップの配線構造において、従来は表面に混在していた電源供給ラインをウェハの裏面に分離・配置する技術。信号線と電源線の干渉を防ぎ、電力効率と回路密度の劇的な向上を実現する次世代半導体製造の基幹技術。
概要
半導体の微細化（スケーリング）が極限に達しつつある現代のプロセスノードにおいて、最大の課題の一つとなっているのが「配線の混雑（Routing Congestion）」です。従来のFrontside Power Delivery (FSPD) では、トランジスタの上に信号を伝えるための金属配線層と、電力を供給するための電源配線層が重なり合って配置されていました。
この構造では、微細化が進むにつれて配線層の密度が限界に達し、信号線の通り道を電源配線が塞いでしまうという問題が発生します。また、電流が複雑な配線層を通過する際に発生する抵抗成分による電圧降下（IR Drop）は、チップの動作クロックや電力効率を制限する大きな要因となっていました。
Backside Power Delivery (BPD) は、この構造を根本から変えるパラダイムシフトです。電源供給用の配線をシリコンウェハの裏側へと分離・移動させることで、チップ表面（Frontside）には信号伝達専用のレイヤーを割り当てることが可能になります。これにより、電力供給の安定化と、回路設計における自由度の飛躍的な向上が期待されています。
技術的メリット・スペック特性
BPD技術の導入によって得られる主な物理的・電気的利点は以下の通りです。
| 項目 | 効果・数値指標 | 詳細説明 | | :--- | :--- | : | | 電力効率 (Power Efficiency) | +6% 〜 +10% 向上 | 電源配線の抵抗低減による電圧降下（IR Drop）の抑制と、動作電圧の最適化。 | | 配線密度 (Routing Density) | +30% 以上の増加 | 表面から電源層を排除することで、信号用メタルレイヤーの利用可能面積が拡大。 | | 信号整合性 (Signal Integrity) | ノイズ低減 | 電源ラインと信号ラインの物理的な分離により、電磁干渉（EMI）やクロストークを抑制。 | | 電力供給能力 | 高負荷時の安定化 | 裏面からのダイレクトな給電により、高電流要求時でも電圧変動を最小限に抑止。 |
主要ファウンドリのBPD導入ロードマップ比較
2025年から2027年にかけて、半導体業界の主要プレイヤーによるBPD技術の採用競争が激化します。
| メーカー | 技術呼称 | 導入時期（予定） | 対象プロセスノード |
|---|---|---|---|
| Intel | PowerVia | 2024年〜 | 20A / 18A プロセス |
| TSMC | Super Power Rail (SPR) | 2026年頃 | A14 プロセス以降 |
| Samsung | BSPDN | 2027年頃 | 次世代先端プロセス |
従来技術（FSPD）とBPDの構造的違い
Frontside Power Delivery (FSPD)
- 構造: チップ表面に「信号配線」と「電源配線」が層状に重なっている。
- 課題: 微細化に伴い、電源配線が信号線のルートを阻害。配線抵抗による電圧降下が性能低下を招く。
- 限界: 配線密度の飽和により、トランジスタの集積度を上げても性能向上に結びつきにくい。
Backside Power Delivery (BPD)
- 構造: 信号伝達は「表面」で行い、電力供給は「裏面」から垂直方向（Via）へ行う分離構造。
- 利点: 表面の配線層を信号専用にできるため、ロジック回路の最適化と高密度化が容易になる。
- 革新性: 電源経路の短縮化により、低抵抗・低損失な電力供給ネットワーク（PDN）を実現する。