big.LITTLE

big.LITTLEは、ARMが開発したヘテロジニアス（異種混合）コンピューティング技術で、高性能コア（big）と高効率コア（LITTLE）を1つのSoCに統合する設計手法です。

big.LITTLEの基本原理：

• 高性能コア（big）: 要求の高いタスク用
• 高効率コア（LITTLE）: 軽いタスク・待機時用
• 動的切り替え: タスクに応じてコアを使い分け
• 電力効率: 最適なコアで処理し省電力化

クラスタ切り替え

• CPUクラスタ単位で切り替え
• bigまたはLITTLEのどちらかが動作
• シンプルな実装

CPU移行（In-Kernel Switcher）

• 個別コアペアで切り替え
• より細かい制御
• 中間的な複雑さ

グローバルタスクスケジューリング（GTS）

• すべてのコアが同時動作可能
• 最も柔軟な制御
• 複雑だが最高効率

主要なbig.LITTLE実装：

1. スマートフォンSoC

   • Snapdragon（Qualcomm）
   • Exynos（Samsung）
   • MediaTek Dimensity

2. Appleの実装

   • P-coreとE-core
   • 独自の最適化

3. Intel/AMDの採用

   • Intel: P-core/E-core（12th Gen以降）
   • AMD: まだ採用なし

• 電力効率: 最大75%の省電力
• 性能: 必要時に高性能を発揮
• 発熱抑制: 効率的な熱管理
• バッテリー寿命: モバイル機器で延長

典型的な構成：

モバイル向け

• 1-2個の超高性能コア
• 2-3個の高性能コア
• 4個の高効率コア

デスクトップ向け

• 8個の高性能コア
• 8-16個の高効率コア

OSスケジューラーの重要性：

• 負荷検知: タスクの要求を判断
• コア割り当て: 最適なコアを選択
• 移行制御: コア間のタスク移動
• 電力管理: 消費電力の最適化

ARMの次世代技術：

• 柔軟な構成: 最大8コアの任意組み合わせ

• 共有キャッシュ: コア間の高速通信

• AIワークロード: 機械学習に最適化

• より細かい制御: 個別コア制御

• ソフトウェア最適化: OSとアプリの対応必要

• レイテンシ: コア切り替え時の遅延

• 複雑性: 設計とデバッグの困難さ

• コスト: 開発・製造コストの増加

Intel（Alder Lake以降）

• P-core: Golden Cove/Raptor Cove
• E-core: Gracemont
• Thread Director: ハードウェアスケジューラー

将来展望

• AMDも採用を検討中

• サーバー向けにも拡大可能性

• ARM DynamIQ: 後継技術

• Intel Thread Director: スケジューリング支援

• Apple Asymmetric Multiprocessing: 独自実装

• P-core

• E-core

• ARM Cortex

• ヘテロジニアスコンピューティング

• Thread Director