キャッシュライン（キャッシュライン）
CPUキャッシュの最小転送単位。x86/ARMは64バイト、Apple M4は128バイトで、False Sharingやパディング最適化の対象。`perf c2c`・Linux `getconf LEVEL1_DCACHE_LINESIZE` で確認可能。
概要
キャッシュラインは、CPUがメモリから読み込むデータの最小単位であり、CPUキャッシュの転送単位として機能します。
x86 と ARM のほとんどのプロセッサは 64 バイト、Apple の M 系列は 128 バイトを採用しています。
キャッシュラインのサイズは、False Sharing の発生確率やパディング最適化の対象となるため、マルチスレッド性能に直結します。
Linux では perf c2c や getconf LEVEL1_DCACHE_LINESIZE で確認できます。
主な特徴・仕組み
- 転送単位
CPU がキャッシュにデータを読み込む際、必ずキャッシュライン単位で転送します。 - False Sharing の抑制
複数スレッドが隣接したデータを同時に書き込むと、同一キャッシュラインが頻繁に更新され、性能低下が発生します。 - パディング最適化
データ構造に対してキャッシュラインサイズに合わせた余白を設けることで、不要なラインの共有を回避できます。 - アーキテクチャ差異
- Intel Core Ultra 9 2850H: 64 バイト
- AMD Ryzen 9 7950X: 64 バイト
- Apple M4: 128 バイト
- Qualcomm Snapdragon 8 Gen 3: 64 バイト
- ARM Cortex‑A78: 64 バイト
- 測定方法
perf c2cでキャッシュライン間の転送を可視化、getconf LEVEL1_DCACHE_LINESIZEでサイズを取得。
スペック/製品比較表
| 製品名 | キャッシュライン | L1 データキャッシュ | L2 キャッシュ | L3 キャッシュ | クロック | TDP | メモリ帯域 | 価格帯 |
|---|---|---|---|---|---|---|---|---|
| Intel Core Ultra 9 2850H | 64 B | 32 KB | 256 KB | 8 MB | 5.7 GHz | 45 W | 128 GB/s | 3500 円 |
| AMD Ryzen 9 7950X | 64 B | 64 KB | 512 KB | 32 MB | 5.7 GHz | 170 W | 256 GB/s | 15000 円 |
| Apple M4 | 128 B | 64 KB | 1 MB | 16 MB | 4.5 GHz | 35 W | 200 GB/s | 18000 円 |
| NVIDIA RTX 4090 | 64 B | 96 KB | 512 KB | 24 MB | 2.5 GHz | 450 W | 1000 GB/s | 60000 円 |
| Samsung 990 Pro (PCIe 5.0) | 64 B | 32 KB | 256 KB | 8 MB | 1.8 GHz | 10 W | 800 GB/s | 20000 円 |
具体例・対応製品
- Intel Core Ultra 9 2850H
低消費電力ながら 64 バイトラインで、マルチタスク向けに最適化。 - AMD Ryzen 9 7950X
8 コア 16 スレッドで、64 バイトラインが高スループットを実現。 - Apple M4
128 バイトラインで、システム全体のメモリ効率を向上。 - Qualcomm Snapdragon 8 Gen 3
64 バイトラインで、モバイル向けの省電力設計に合致。 - ARM Cortex‑A78
64 バイトラインで、組込み機器で広く採用。
自作PCでの選び方・注意点
- キャッシュラインサイズの確認
getconf LEVEL1_DCACHE_LINESIZEで確認し、設計時に考慮。 - False Sharing の回避
スレッド間で共有されるデータは 64 バイト単位で分離。 - パディングの適用
構造体にalignas(64)を付与し、ライン単位で揃える。 - CPU とメモリの組み合わせ
例: Ryzen 9 7950X + DDR5-6000 32 GB は 64 バイトラインに合わせたバンド幅。 - BIOS 設定
「Cache Prefetch」や「Prefetcher」オプションを有効化。 - 熱設計
450 W TDP の RTX 4090 は 2026 年の最新冷却技術が必要。 - 電源容量
1000 W 以上を推奨、2025 年の次世代電源ユニットは 80 PLUS Titanium。 - マザーボードの PCIe バージョン
5.0 x16 で 1000 GB/s を確保。
関連用語との違い
- ライン幅
キャッシュラインの物理サイズ。 - ライン長
CPU が一度に転送できるデータ量。 - ラインキャッシュ
CPU 内部のキャッシュライン単位での管理。 - メモリバンク
DRAM の物理的なチャネル。
よくある質問（FAQ）
Q1. 64 バイトラインと 128 バイトラインの主な違いは何ですか？
A1. 128 バイトラインは Apple の M 系列で採用され、メモリ帯域を大きくすることでシステム全体のスループットを向上させます。64 バイトラインは x86/ARM で標準的で、より広範な互換性があります。
Q2. False Sharing を完全に解消する方法はありますか？
A2. 完全に解消することは難しいですが、データ構造を 64 バイト単位でパディングし、スレッド間で共有しない設計にすることで大幅に低減できます。
Q3. 2025 年の最新 CPU でキャッシュラインサイズが変更される予定はありますか？
A3. 2025 年にリリース予定の次世代 Intel Xeon は 64 バイトラインを維持しつつ、L1 キャッシュ容量を 128 KB に拡張する計画です。
まとめ
キャッシュラインは CPU の性能を左右する重要なパラメータです。
- 64 バイトラインは x86/ARM でのデフォルト。
- 128 バイトラインは Apple M 系列で採用。
- False Sharing を抑えるためにデータ構造のパディングが必須。
perf c2cやgetconf LEVEL1_DCACHE_LINESIZEで確認可能。- 2026 年の最新冷却技術や 2025 年の次世代電源ユニットと合わせて設計すれば、最高のパフォーマンスを引き出せます。