Chiplet Infinity Fabric/UCIe/EMIB 2026（チップレット）
Chiplet Architecture。AMD Infinity Fabric (Zen 1+ Chiplet元祖・CCD+IOD)・Zen 5 Strix Halo (Halo XDNA 2 NPU+RDNA 3.5+Zen 5)・Intel UCIe Universal Chiplet Interconnect Express 2.0・Intel Foveros (Meteor Lake/Lunar Lake/Arrow Lake)・Apple M3 Ultra UltraFusion・GUC Graphics Chiplet・Marvell Custom Cloud AI ASIC・¥0 規格・40% Cost Reduction・¥¥¥¥¥、2026年UCIe Multi-Vendor普及。
概要
Chiplet Infinity Fabric/UCIe/EMIB 2026は、CPU・GPU・AIアクセラレータをモジュール化して組み合わせるアーキテクチャの総称です。AMDのInfinity Fabric（Zen 1+）を起点に、IntelはUCIe 2.0とFoveros、AppleはUltraFusion、NVIDIAはStrix Halo、Marvellは独自クラウドAI ASICを展開。2025年にはUCIe 2.0が主要OEMで標準化され、2026年にはマルチベンダー間の相互運用が実現し、設計コストを約40 %削減。設計者はCPU、GPU、NPUを独立したチップレットとして設計し、インターコネクトを通じて高帯域・低レイテンシで接続できるため、製品差別化とスケールアップが容易になる。
主な特徴・仕組み
- モジュール化設計：CPU・GPU・NPUを別々のチップレットで実装し、必要に応じて追加。
- 高速インターコネクト：UCIe 2.0は最大12 GT/s/レーン、合計48 GT/sで10 Gbps/レーンの帯域を実現。
- レイテンシ低減：EMIBは2 nmのメタルインターフェイスでレイテンシを30 %削減。
- パワーマネジメント：各チップレットは独立した電源域を持ち、TDPを5 %以下に抑制。
- クロスプラットフォーム互換性：AMD Infinity FabricとIntel UCIeは共通のプロトコルを採用。
- 設計コスト削減：チップレット再利用により、設計時間を約2 年短縮。
- スケーラブル性能：最大256コアのCPUと64GB HBM3を同時搭載可能。
- 熱設計：Foverosは3Dスタックで熱伝導率を35 %向上。
数値スペック
| 指標 | 値 |
|---|---|
| プロセスノード | 5 nm |
| 最大クロック | 5.0 GHz |
| コア数 | 256 |
| メモリ帯域 | 1.2 Tbps |
| TDP | 450 W |
| メモリ容量 | 64 GB HBM3 |
| インターコネクトレイテンシ | 10 ns |
| 省電力モード | 30 %低電力 |
スペック比較表
| アーキテクチャ | インターコネクト | プロセス | 主な利用例 |
|---|---|---|---|
| AMD Infinity Fabric | 10 GT/s/レーン | 7 nm | Ryzen 9 7950X |
| Intel UCIe 2.0 | 12 GT/s/レーン | 10 nm | Meteor Lake Raptor Lake |
| Intel Foveros | 2D‑to‑3D | 7 nm | Arrow Lake |
| Apple UltraFusion | 16 GT/s/レーン | 5 nm | M3 Ultra |
| NVIDIA Strix Halo | 12 GT/s/レーン | 6 nm | RTX 5090 |
具体例・対応製品
- AMD Ryzen 9 7950X：Infinity Fabricを介して8 個のZen 5コアを接続、最大4.0 GHz。
- Intel Meteor Lake Raptor Lake：UCIe 2.0でCPUとGPUを分離し、最大3.2 GHz。
- Apple M3 Ultra：UltraFusionで2 個のM3コアとNPUを統合、最大5.5 GHz。
- NVIDIA RTX 5090：Strix Haloを採用し、GPUとAIアクセラレータを同時に実装。
- Marvell Cloud AI ASIC：独自のChiplet設計で、AI推論専用NPUとCPUを統合。
2025年、AppleはM3 Ultraを発表し、UCIe 2.0は主要OEMで標準化。2026年にはIntelのFoverosが新世代に進化し、マルチベンダー間の相互運用が実現。AMDはStrix Haloを統合したZen 5 Strix Haloをリリース。
自作PCでの選び方・注意点
- チップレット互換性：CPUとGPUが同一インターコネクト規格（UCIe 2.0）であるか確認。
- 電源設計：各チップレットのTDPを合算し、電源ユニット（PSU）が余裕を持つように。
- 熱設計：FoverosやEMIBは熱伝導率が高いが、3Dスタックは放熱が課題。高性能ファン・ヒートシンクを併用。
- マザーボード：UCIe 2.0をサポートするチップセット（例：Intel Z790）を選択。
- BIOS/ファームウェア：インターコネクトの設定を最適化できるか確認。
- コストバランス：チップレット再利用でコスト削減は可能だが、最新規格は価格が高騰しているため予算を調整。
関連用語との違い
- EMIB（Embedded Multi‑Die Interconnect Bridge）：インターコネクトの一種で、UCIeやInfinity Fabricとはインターフェイスプロトコルが異なる。
- Foveros：Intelの3Dスタック技術で、UCIeとは物理的接続方式が異なる。
- UltraFusion：Apple独自のチップレット接続で、UCIeの代替として機能。
- Strix Halo：NVIDIAのGPUとAIアクセラレータを統合した専用インターコネクト。
よくある質問(FAQ)
Q1. UCIe 2.0とInfinity Fabricは互換性がありますか？
A1. 互換性はプロトコルレベルで実現されており、UCIe 2.0はInfinity Fabricの上位互換として設計されています。ただし、物理レイヤーの実装差異があるため、同一ボード上での直接接続は制限付きです。
Q2. 2026年にリリース予定の新チップレットはどのような性能向上が期待できますか？
A2. 2026年版は5 nmプロセスをベースに、インターコネクト帯域を8 GT/s/レーンから12 GT/s/レーンへ拡張。レイテンシは10 nsから7 nsへ短縮し、TDPは5 %削減。さらに、AI専用NPUが4倍性能向上。
Q3. 自作PCでChiplet技術を採用するメリットは何ですか？
A3. モジュール化により、CPUとGPUを個別に選択できるため、用途に合わせた最適化が可能です。設計コストが低減され、アップグレード時に一部チップレットのみ交換できる点が大きな利点です。
まとめ
Chiplet Infinity Fabric/UCIe/EMIB 2026は、CPU・GPU・AIアクセラレータを独立したチップレットで設計し、UCIe 2.0やInfinity Fabricを介して高速接続する次世代アーキテクチャです。2025年のUCIe 2.0標準化、2026年のマルチベンダー相互運用、Apple M3 Ultraの登場など、最新動向が加速しています。自作PCで採用する際は、互換性・電源・熱設計を十分に検討し、最新規格のコストと性能バランスを見極めることが重要です。これにより、性能と拡張性を両立した高品質なシステム構築が可能になります。