L1/L2/L3キャッシュ階層（エルワンエルツーエルスリー）
CPUキャッシュ多段階構成。L1(Data 48KB+Instruction 32KB・1-4cycle)・L2(512KB-3MB・Unified・12-20cycle)・L3(Shared/CCD単位・20-75MB・40-80cycle)・LLC(Last-Level Cache)・Ryzen 9950X3D 128MB L3・Core Ultra 9 285K 36MB・Apple M4 Max 48MB SLC対応、2026年キャッシュ階層設計進化+3D V-Cache普及。
概要
CPUキャッシュは、プロセッサがメモリへのアクセスを高速化するために設けられた多段階の高速メモリです。L1はプロセッサ内部に最も近いレベルで、データと命令を分離して保持します。L2はL1より大きく、統合型であることが多いです。L3は複数のコアで共有され、最終的にメインメモリへアクセスする前の最後の高速層となります。LLC（Last‑Level Cache）はL3を指し、CPU全体で共有されるキャッシュとして機能します。2026年に登場したRyzen 9 9950X3Dは、128 MBのL3を搭載し、従来の構成を大幅に上回っています。
主な特徴・仕組み
- L1：データ48 KB、命令32 KB、1〜4クロックでアクセス
- L2：512 KB〜3 MB、統合型、12〜20クロックでアクセス
- L3：20 MB〜75 MB、共有／CCD単位、40〜80クロックでアクセス
- LLC：L3を指し、CPU全体で共有
- SLC対応：Apple M4 Maxは48 MBのL3をSLC（Single‑Level Cache）に最適化
- 3D V‑Cache：Ryzen 9 9950X3Dで128 MBを実現、キャッシュ階層設計の進化を示す
- クロック周波数：Intel Core i9‑13980HXは5.7 GHz、L1アクセスは1.5 ns
- 統合型L2：AMD Ryzen 7 7800Hは1 MBの統合型L2を採用
- 共有L3：Intel Core Ultra 9 285Kは36 MBのL3を4コアで共有
- キャッシュラインサイズ：64 Bが標準で、データ転送効率を最大化
スペック/製品比較表
| CPUモデル | L1 データ | L1 命令 | L2 | L3 | クロック | 備考 |
|---|---|---|---|---|---|---|
| Ryzen 9 9950X3D | 32 KB | 32 KB | 1 MB | 128 MB | 5.0 GHz | 3D V‑Cache |
| Core Ultra 9 285K | 48 KB | 32 KB | 1 MB | 36 MB | 4.5 GHz | 4コア |
| Apple M4 Max | 32 KB | 32 KB | 1 MB | 48 MB | 4.8 GHz | SLC対応 |
| Intel Core i9‑13980HX | 32 KB | 32 KB | 1 MB | 24 MB | 5.7 GHz | 8コア |
| AMD Ryzen 7 7800H | 32 KB | 32 KB | 1 MB | 12 MB | 4.2 GHz | 8コア |
具体例・対応製品
- Ryzen 9 9950X3D：128 MB L3、3D V‑Cache、2025年に発表
- Core Ultra 9 285K：36 MB L3、4コア、2026年の次世代CPU
- Apple M4 Max：48 MB L3、SLC最適化、2026年のApple Silicon
- Intel Core i9‑13980HX：24 MB L3、8コア、2025年のハイエンドノートPC
- AMD Ryzen 7 7800H：12 MB L3、8コア、2025年のゲーミングノート
自作PCでの選び方・注意点
- キャッシュサイズとクロックのバランス：大きいL3はメモリ帯域を補完するが、クロックが低いと逆にボトルネックになる
- 統合型L2の有無：統合型はレイテンシを低減するが、容量が小さい場合が多い
- SLC対応：高負荷時にキャッシュの効率を維持したい場合はSLC対応CPUを選択
- 3D V‑Cache：ゲームや高負荷アプリで有利だが、発熱が増えるため冷却対策が必須
- メモリ帯域：CPUキャッシュとメモリのバランスを考え、DDR5-6000以上を推奨
- 電力消費：高クロック・大容量キャッシュはTDPが上がるため、電源容量に注意
- マザーボードのチップセット：最新のチップセットはキャッシュ階層を最適化する機能が追加されている
- BIOS設定：キャッシュ関連のオプションを有効化することで性能が向上する場合がある
- オーバークロック：安定性を確認しながら、L1/L2/L3のクロックを微調整
- 将来性：2026年の次世代CPUはキャッシュ階層がさらに進化する見込みで、長期的な投資を考慮
関連用語との違い
- L1/L2/L3：CPU内部の高速キャッシュ階層。
- LLC：L3を指す場合が多い。
- SLC：Single‑Level Cache、キャッシュ階層を単純化した設計。
- 3D V‑Cache：垂直に重ねたキャッシュメモリで容量を増やす技術。
- CCD：Core Complex Die、複数コアをまとめた構造。
よくある質問
Q1. L1とL2の違いは何ですか？
A1. L1はデータ48 KB、命令32 KBで1〜4クロック、L2は512 KB〜3 MBで12〜20クロック。L1はレイテンシが低いが容量が小さく、L2は容量が大きいがレイテンシはやや高い。
Q2. 3D V‑CacheはどのCPUに搭載されていますか？
A2. 主にRyzen 9 9950X3Dに採用され、128 MBのL3を実現。2025年に発表された次世代CPUでの採用が期待される。
Q3. SLC対応CPUのメリットは何ですか？
A3. SLCはキャッシュ階層を単純化し、レイテンシを低減。Apple M4 Maxの48 MB L3はSLC最適化で高負荷時の性能が安定する。
まとめ
CPUキャッシュは、L1からL3までの階層で構成され、データアクセスのレイテンシを劇的に削減します。2026年に登場したRyzen 9 9950X3DやCore Ultra 9 285Kは、128 MB・36 MBといった大容量L3を備え、3D V‑CacheやSLC最適化により性能が向上しています。自作PCを構築する際は、キャッシュサイズとクロック、メモリ帯域、電力消費のバランスを考慮し、将来性を見据えた選択が重要です。次世代のCPUはキャッシュ階層設計がさらに進化し、より高速で効率的なデータ処理を実現するでしょう。