CXL 3.2 (Compute Express Link 3.2, 2024)（シーエックスエルサンテンニ）
CXL Consortium が 2024 年 12 月に発表した Compute Express Link の最新仕様。CXL 3.1 を基盤に、メモリ拡張・GPU/AI アクセラレータ向けの低遅延・高帯域・キャッシュコヒーレント接続を強化。データセンター・HPC・AI 学習基盤の中核プロトコルとして位置付け。
概要
CXL 3.2 (Compute Express Link 3.2) は CXL Consortium が 2024 年 12 月に発表した Compute Express Link 仕様の最新版で、データセンター・HPC・AI 学習基盤での CPU・GPU・メモリ・SSD 間の低遅延・高帯域・キャッシュコヒーレント接続を担う中核プロトコルです。PCIe 6.0 をベースに 64GT/s 信号速度・最大 256GB/s 帯域 (x16) を実現し、CXL 3.1 の機能 (Memory Pooling・Hot Plug・Multi-Headed Device) を継承・強化。Intel Granite Rapids・AMD EPYC Turin・NVIDIA Grace・Samsung/SK Hynix の CXL メモリモジュールなど、2025-2026 年のデータセンター主要製品が CXL を I/O 基盤として採用しています。
主な特徴・仕組み
- PCIe 6.0 ベース: 64GT/s 信号速度、PAM4 変調、PCIe 5.0 比 2 倍
- 最大帯域: x16 で 256GB/s (1 方向)、x16 双方向で 512GB/s
- 3 プロトコル統合: CXL.io (PCIe 互換)・CXL.cache (キャッシュコヒーレント)・CXL.memory (メモリアクセス)
- Memory Pooling: 複数 CPU で物理メモリを共有、サーバ間で動的割当
- Memory Sharing: 同一物理メモリを複数システムが同時アクセス
- Coherency: ハードウェアレベルでキャッシュ整合性保証
- Latency: ローカルメモリ +50-100ns、DDR5 直結比でわずかな遅延
- Hot Plug: 稼働中のメモリ追加・取り外し対応
- 業界参加: Intel・AMD・NVIDIA・ARM・Microsoft・Google・Meta・Samsung・SK Hynix
スペック比較表
| 仕様 | 発表年 | PCIe ベース | 最大帯域 | 主要新機能 |
|---|---|---|---|---|
| CXL 1.1 | 2019 | PCIe 5.0 | 64GB/s | 初版、CXL.io/cache/memory |
| CXL 2.0 | 2020 | PCIe 5.0 | 64GB/s | Memory Pooling・Switch |
| CXL 3.0 | 2022 | PCIe 6.0 | 256GB/s | Multi-Level Switching・Coherency 強化 |
| CXL 3.1 | 2023 | PCIe 6.0 | 256GB/s | Trusted Security Protocol |
| CXL 3.2 | 2024 | PCIe 6.0 | 256GB/s | Software 互換性・診断機能強化 |
具体例・対応製品
- Intel Granite Rapids (Xeon 6, 2024): CXL 2.0 対応、最大 128 レーン
- AMD EPYC Turin (Zen 5, 2024): CXL 2.0 対応、192 コア
- Samsung CXL Memory Module 512GB: DDR5-6400 ベース、データセンター向け
- SK Hynix CXL 2.0 Memory Expander: 128/256GB モジュール
- Astera Labs Leo CXL Smart Memory Controller: メモリプール管理 ASIC
自作PCでの選び方・注意点
CXL 3.2 は データセンター・HPC・AI 学習用途の専門技術 で、一般自作 PC には現時点で関与しません。2026 年現在、コンシューマ向け CPU・マザボでは CXL 非対応、Intel Xeon・AMD EPYC のサーバ CPU 限定。ただし将来的に Ryzen Threadripper PRO・Xeon W シリーズに展開される可能性があり、AI ローカル学習用ワークステーションを検討する自作上級者は注目すべき技術。RTX 5090 + 大容量 CXL メモリプールでローカル LLM 1T パラメータ級学習も将来的に視野に入る。
関連用語との違い
- CXL 3.1: 前バージョン、Trusted Security Protocol 追加
- NVLink (NVIDIA): 競合、GPU 間専用、5 世代 1.8TB/s 帯域
- PCIe 6.0: ベース規格、CXL は PCIe 上に構築
よくある質問（FAQ）
Q1: CXL 3.2 で何が変わった? A: 3.1 の機能継承、Software 互換性とデバッグ・診断機能を強化。新規ハードウェア機能より運用面の改善が主軸。
Q2: 自作 PC で使える? A: 2026 年現在不可、サーバ CPU・マザボのみ対応。ワークステーション向け展開は 2027 年以降予測。
Q3: NVLink との関係は? A: NVLink は GPU 間専用、CXL は CPU-メモリ-アクセラレータ間。両者併用が AI サーバの標準構成。
まとめ
- CXL 3.2 = 2024 年 CXL Consortium 発表、データセンター I/O 基盤
- PCIe 6.0 ベース・256GB/s 帯域・Memory Pooling/Sharing
- Intel/AMD/NVIDIA/Samsung/SK Hynix が標準化推進
- 自作 PC は将来対応、AI 学習基盤として注目すべき技術