Ddr5 Memory Controller（ディーディーアールファイブメモリコントローラー）

DDR5 Memory Controller（DDR5 メモリコントローラ）

概要

DDR5 Memory Controller（DDR5 メモリコントローラ、IMC）は、CPU 内に統合され、DDR5 メモリとのインターフェースを管理する専用回路です。DDR5 の高速動作、PMIC（Power Management IC）制御、新しいバンク構造への対応など、従来の DDR4 と比較して大幅に複雑化しています。

DDR5 の特徴

高速動作

• 基本: 4800 MT/s
• JEDEC: 最大 8400 MT/s
• OC: 10000 MT/s 超

デュアルチャネル構造

• 1 モジュール = 2 サブチャネル
• 各 32-bit（従来は 64-bit × 1）
• 並列性向上

PMIC

• モジュール上の電圧管理
• 1.1V 動作
• きめ細かい制御

On-Die ECC

• モジュール内 ECC
• 信頼性向上

対応 CPU の IMC

Intel

• Alder Lake（12 世代）: DDR5-4800
• Raptor Lake（13 世代）: DDR5-5600
• Raptor Lake Refresh（14 世代）: DDR5-5600
• Core Ultra Series 1: DDR5-5600
• Core Ultra Series 2（Arrow Lake）: DDR5-6400

AMD

• Ryzen 7000（Zen 4）: DDR5-5200
• Ryzen 9000（Zen 5）: DDR5-5600
• EXPO OC: 6000-8000 MT/s

Gear Mode（Intel）

• Gear 1: 1:1（最高速）
• Gear 2: 1:2（高速 DDR5 用）
• Gear 4: 1:4（超高速）

IMC の限界

個体差

• シリコンロッタリー
• OC 耐性ばらつき

電圧

• VCCSA、VDDQ
• 調整必要

温度

• 高温で不安定
• 冷却重要

トラブルシューティング

起動しない

• XMP 無効化
• 電圧上げる
• タイミング緩める

不安定

• Memtest86
• TestMem5
• VCCSA 調整

関連用語

• IMC（Integrated Memory Controller）
• DDR5、DDR4
• XMP、EXPO
• Gear Mode
• VCCSA、VDDQ