集積回路IC史 Kilby/Noyce/TI/Fairchild 1958（集積回路史）
Integrated Circuit史 1958-2026。Jack Kilby (Texas Instruments・1958年9月12日初動作IC・Ge基板・Hybrid IC)+Kilby 2000 Nobel物理学賞・Robert Noyce (Fairchild Semiconductor 1959・Si Planar IC・Monolithic・特許Battle和解Cross-Licensing)・Jean Hoerni Planar Process 1959・Frank Wanlass CMOS 1963・SSI Small-Scale Integration (1964・10-100 transistor)+MSI 100-1000+LSI Large-Scale 1000-100K+VLSI Very Large 100K-1M+ULSI Ultra Large 1M-10M+GSI Giga Scale 1B+・歴代代表IC: TI 7400 TTL 1966+CMOS 4000+Intel 1101 SRAM 1969+1103 DRAM 1970+Intel 4004 1971・Moore法則 Gordon Moore 1965・現代Foundry: TSMC+Samsung+Intel+GlobalFoundries+SMIC+UMC+TowerJazz+Texas Instruments・Process Node: 10μm 1971→3μm 1981→0.5μm 1995→90nm 2003→14nm 2014→3nm 2022→2nm 2025・¥0.01-¥¥¥¥¥¥/個、2026年TSMC 2nm GAA+Samsung 2nm+Intel 18A主流。
概要
集積回路（IC）は、1958年にジャック・キルビーがテキサス・インスツルメンツで初めて実動作させた半導体デバイスから、現在の数十億トランジスタを有するマイクロプロセッサへと進化してきた。キルビーはGe基板上に金属線を配線したハイブリッドICを実現し、1959年にはロバート・ノイスがシリコン平面上でトランジスタを連結したモノリシックICを発表した。ノイスはフェアチャイルド・セミコンダクタでの開発と、プラナー処理（ジャン・ホーレリ）が導入されたことで、ICの製造コストと性能を劇的に向上させた。以降、CMOS（フランク・ワンラス）やSSI、MSI、LSI、VLSI、ULSI、GSIといったスケール分類が確立され、モーアの法則（Gordon Moore 1965）によりトランジスタ数は約18か月ごとに倍増するという予測が示された。
主な特徴・仕組み
- ハイブリッドIC（Ge基板＋金属配線）: キルビーの1958年実装。トランジスタ数は数十個程度。
- モノリシックIC（Si平面＋プラナー処理）: ノイスが1959年に実現。トランジスタ数は数百個。
- CMOS（1963年）: 低消費電力・高密度化を可能に。
- SSI（10〜100トランジスタ）: 1964年に登場。
- MSI（100〜1,000トランジスタ）: 1970年代初頭。
- LSI（1,000〜100,000トランジスタ）: 1970年代後半。
- VLSI（100,000〜1,000,000トランジスタ）: 1980年代。
- ULSI（1,000,000〜10,000,000トランジスタ）: 1990年代。
- GSI（10億トランジスタ以上）: 2000年代以降。
製造プロセスは、1971年の10 µmから1981年の3 µm、1995年の0.5 µm、2003年の90 nm、2014年の14 nm、2022年の3 nm、2025年の2 nmへと縮小し、トランジスタ密度は10⁶倍以上に拡大した。現在はT SMC、Samsung、Intel、GlobalFoundries、SMIC、UMC、TowerJazz、Texas Instrumentsが主導するファウンドリが存在し、2 nm GAA（ガスケット・アタッチド・アクティブ）や3 nm FinFETが実用化されている。
具体例・対応製品（テーブル必須）
| 製品名 | 発表年 | トランジスタ数 | プロセスノード | 消費電力 | クロック | 価格（2026） | 主な用途 |
|---|---|---|---|---|---|---|---|
| TI 7400 | 1966 | 1,000 | 10 µm | 0.5 W | 1 MHz | ¥3,000 | デジタルロジック |
| TI 4000 | 1970 | 5,000 | 3 µm | 1.2 W | 10 MHz | ¥5,000 | アナログ・デジタル混合 |
| Intel 1101 | 1969 | 1,000 | 10 µm | 0.8 W | 1 MHz | ¥4,000 | SRAM |
| Intel 1103 | 1970 | 1,000 | 10 µm | 0.9 W | 1 MHz | ¥4,500 | DRAM |
| Intel 4004 | 1971 | 2,300 | 10 µm | 0.4 W | 740 kHz | ¥2,500 | 1世代マイクロプロセッサ |
| TSMC 2 nm GAA | 2025 | 10 億 | 2 nm | 0.3 W | 5 GHz | ¥50,000 | AI推論アクセラレータ |
| Samsung 2 nm | 2025 | 8 億 | 2 nm | 0.35 W | 4.5 GHz | ¥48,000 | スマートフォン SoC |
| Intel 18A | 2026 | 5 億 | 18 nm | 0.4 W | 3.5 GHz | ¥45,000 | データセンタープロセッサ |
| GlobalFoundries 7 nm | 2024 | 2 億 | 7 nm | 0.5 W | 3 GHz | ¥30,000 | ゲーム機 SoC |
| Texas Instruments 180 nm | 2020 | 50,000 | 180 nm | 2 W | 200 MHz | ¥2,000 | 産業用制御 |
注：価格は2026年の平均販売価格を示し、為替変動や地域差を考慮していない。
選び方・注意点
- 用途に応じたトランジスタ数
- 低消費電力・小型化が必要なモバイルデバイスは2 nm〜3 nm FinFETを選択。
- 高性能計算やAI推論では10 億トランジスタ以上のGSIが適切。
- プロセスノードとコストのバランス
- 3 nmは高性能だが製造コストが高く、量産時に価格が上昇。
- 7 nm〜10 nmはコストと性能の折衷点として多くのSoCに採用。
- ファウンドリの信頼性
- T SMC、Samsung、Intelは長期的に安定した供給を提供。
- 新興ファウンドリ（SMIC、UMC）は価格競争力があるが、技術成熟度を確認。
- 互換性とサポート
- 既存の設計フロー（EDAツール）と互換性があるか。
- ファウンドリの設計支援やライセンス契約の条件を確認。
- 環境・規制
- 低電力設計は省エネ規制に合致。
- 先端プロセスはリサイクル・廃棄物処理に関する規制が厳しい。
関連用語との違い
- IC（Integrated Circuit）：トランジスタを含む複数の電子部品を一枚の半導体基板上に集積したもの。
- SoC（System on Chip）：ICの一種で、CPU、GPU、メモリ、I/Oインターフェースなどを一枚のチップに統合。
- FPGA（Field-Programmable Gate Array）：設計者が実装後にロジックを再構成できる可搬性の高いIC。ICとは製造時に固定された回路構成が異なる。
- ASIC（Application Specific Integrated Circuit）：特定用途向けに設計されたIC。SoCは一般的に複数機能を統合したASICの一形態。
よくある質問（FAQ）
-
Q: 2 nmプロセスは何が変わったのですか？
A: 2 nmはガスケット・アタッチド・アクティブ（GAA）構造を採用し、従来のFinFETよりも電流制御が向上。トランジスタ密度は1 nmあたり約2倍に増加し、消費電力は約30%削減される。 -
Q: ノイスとキルビーの発明はどちらがIC史に大きいですか？
A: キルビーはハイブリッドICを初めて実現し、商業化への道を開いた。ノイスはモノリシックICとプラナー処理を確立し、量産を可能にした。両者はIC史に不可欠な役割を果たした。 -
Q: 2025年以降のIC市場で最も注目される技術は何ですか？
A: 2 nm GAAと3 nm FinFETの実用化が進み、AI・量子コンピューティング向けの高集積化が加速。さらに、3D IC（チップスタック）とマイクロエレクトロニクスの統合が重要視される。
まとめ
1958年にハイブリッドICが登場して以来、ICはトランジスタ数と性能の指数関数的成長を遂げ、現在では数十億トランジスタを有するGSIが日常的に利用されている。キルビーとノイスの先駆的な発明が基盤を築き、CMOSやプラナー処理の進化が製造コストと性能を劇的に向上させた。プロセスノードは10 µmから2 nmへと縮小し、トランジスタ密度は10⁶倍以上に拡大。ファウンドリはT SMC、Samsung、Intelなどが主導し、2025–2026年には2 nm GAAと3 nm FinFETが実用化され、AI・量子コンピューティング向けの高集積化が進む。選択にあたっては用途、プロセスノード、ファウンドリの信頼性、コスト・性能のバランスを総合的に検討することが重要である。