DDR5タイミング CL/tRCD（ディーディーアールゴータイミング）
DDR5 サブタイミング調整。Primary(CL・tRCD・tRP・tRAS)・Secondary(tRC・tRFC・tREFI・tFAW)・Tertiary(tRRD・tWR・tRDRD・tWRWR)・G.Skill Trident Z5 Neo DDR5-8000 CL36-48-48-96・DDR5-6400 CL30(Hynix M-die)・tRFC 560-640(Zen 5理想)・1:1 UCLK(IMC sync)・2:1 divider・Ryzen 7800X3D+B650スイートスポット DDR5-6000 CL30、2026年EXPO/XMP 3.0定番。
概要
DDR5のタイミングは、CL（CAS Latency）とtRCD（RAS to CAS Delay）を中心に構成される。
これらは「Primary」サブタイミングとして扱われ、メモリバンクへのアクセス開始時に必要なクロック数を示す。
さらに、tRP（Row Precharge）、tRAS（Row Active Time）と合わせて、メモリの基本的な遅延を決定する。
「Secondary」サブタイミングには、tRC（Row Cycle）、tRFC（Refresh Cycle）、tREFI（Refresh Interval）、tFAW（Four Activate Window）が含まれ、
「Tertiary」サブタイミングはtRRD（Row to Row Delay）、tWR（Write Recovery）、tRDRD（Read to Read Delay）、tWRWR（Write to Write Delay）で構成される。
主な特徴・仕組み
- 1:1 UCLK：DDR5はCPUクロック（UCLK）と同周期で動作するため、タイミングはUCLKに対して1:1で設定される。
- 2:1 Divider：一部のモジュールはUCLKを2で割ったクロックで内部制御を行い、タイミングを微調整する。
- tRFC 560-640：Zen 5の理想値は560〜640で、リフレッシュ時の遅延を最小化する。
- CL30：Hynix M-dieを採用したDDR5-6400 CL30は、低遅延と高帯域幅を両立。
- CL36-48-48-96：G.Skill Trident Z5 Neo DDR5-8000は、CL36を基準にtRCD、tRP、tRASを48、48、96で設定。
スペック/製品比較表
| モジュール | クロック | CL | tRCD | tRP | tRAS | tRFC | 主要用途 |
|---|---|---|---|---|---|---|---|
| G.Skill Trident Z5 Neo DDR5-8000 | 8000 | 36 | 48 | 48 | 96 | 640 | 高負荷ゲーム |
| DDR5-6400 (Hynix M-die) | 6400 | 30 | 48 | 48 | 96 | 560 | エントリーレベル |
| DDR5-6000 (Ryzen 7800X3D) | 6000 | 30 | 48 | 48 | 96 | 560 | ストリーミング |
| DDR5-7200 (2026年EXPO/XMP 3.0) | 7200 | 32 | 48 | 48 | 96 | 640 | 次世代PC |
具体例・対応製品
- Ryzen 7800X3D + B650：DDR5-6000 CL30で最適化され、1:1 UCLKで安定動作。
- G.Skill Trident Z5 Neo DDR5-8000：CL36-48-48-96で、4GB×4構成が推奨。
- DDR5-6400 CL30 (Hynix M-die)：低遅延を重視するゲーマー向け。
- DDR5-7200 (2026年EXPO/XMP 3.0)：最新のXMP 3.0プロファイルに対応し、オーバークロックが容易。
- Corsair Dominator Platinum DDR5-6400：tRFC 560でリフレッシュ遅延を抑制。
自作PCでの選び方・注意点
- クロックとCLのバランス：高クロックでもCLが高いと実効速度が低下する。
- メモリモジュールの互換性：マザーボードがサポートする最大クロックとタイミングを確認。
- 電源供給：DDR5は1.1Vで動作するため、安定した電源が必要。
- BIOS設定：tRFC、tREFI、tFAWを手動で調整する場合は、公式ドキュメントを参照。
- 熱管理：高クロックモジュールは熱が上がりやすいので、十分な冷却を確保。
- リフレッシュ設定：tRFC 560-640を目安に、リフレッシュ頻度を最適化。
- オーバークロック：1:1 UCLKで動作するため、CPUクロックを上げるとメモリも同比例で上がる。
- メモリチャンネル：デュアルチャンネルでCL30を維持するため、同一モジュールをペアで使用。
- ファームウェア：最新のBIOSアップデートでDDR5タイミングが改善されるケースがある。
- テスト：MemTest86で安定性を確認し、エラーが出たらタイミングを緩める。
関連用語との違い
- CL（CAS Latency）：データ要求から応答までのクロック数。
- tRCD（RAS to CAS Delay）：行アクティブから列アクセスまでの遅延。
- tRP（Row Precharge）：行を閉じる際の遅延。
- tRAS（Row Active Time）：行がアクティブな時間。
- tRFC（Refresh Cycle）：リフレッシュ処理に必要なクロック。
- tREFI（Refresh Interval）：リフレッシュ間隔。
- tFAW（Four Activate Window）：同時に4行をアクティブにできる最大数。
- tRRD（Row to Row Delay）：行間の遅延。
- tWR（Write Recovery）：書き込み後の回復時間。
- tRDRD / tWRWR：読み書き間の遅延。
よくある質問
Q1. DDR5-8000 CL36は実際にゲームで差が出る？
A1. 高クロックと低CLの組み合わせは、レイテンシが重要なゲームで数ミリ秒の差を生む。
Q2. 1:1 UCLKと2:1 Dividerの違いは？
A2. 1:1 UCLKはCPUクロックと同周期で動作し、2:1 Dividerは内部クロックを半分にして制御する。
Q3. tRFC 560-640はどのくらいの頻度で設定すべき？
A3. Zen 5系統では560〜640を推奨し、リフレッシュ遅延を最小化する。
まとめ
DDR5のタイミングは、Primary、Secondary、Tertiaryの3層構造で細かく調整される。
1:1 UCLKでの同期と2:1 Dividerによる内部制御が、低レイテンシと高帯域幅を両立させる鍵となる。
2025年から2026年にかけて登場したDDR5-8000やDDR5-7200は、CL30〜36とtRFC 560-640を組み合わせ、次世代PCにおけるパフォーマンスを大幅に向上させる。
自作PCを構築する際は、クロックとCLのバランス、電源安定性、熱管理を重視し、公式ドキュメントとBIOS設定を活用することで、最高の性能を引き出せる。