ストレージ
上級

NAND Flash セル構造 (Floating Gate / Charge Trap)(ナンドフラッシュセル)

NAND Flashメモリの基本記憶セル構造。Floating Gate (FG) / Charge Trap (CT) の2方式、絶縁体に電子を保持・読出してbit を表現する不揮発メモリの心臓部。

0 回閲覧
0 いいね
2026/5/15 更新
関連タグ
NAND
ストレージ
SSD

概要

NAND Flash セル構造は1980年Fujio Masuoka (東芝・後 fellow) がEEPROM 発展型として発明した不揮発メモリの記憶単位。1989年商業化以降、SSD / USBメモリ / SD カード / スマホストレージ等の現代モバイル時代の中核技術。セル構造はFloating Gate (FG・絶縁体に浮遊した導体に電子閉込) と Charge Trap (CT・絶縁体自体に電子閉込) の2方式があり、3D NAND 時代 (2013-) はCT 方式が主流。

セル動作原理

  1. Programming (書込): コントロールゲートに高電圧 (15-25V) 印加→ 絶縁層 (Oxide) をトンネル効果で電子が貫通→ FG または CT に電子蓄積
  2. Reading (読出): コントロールゲートに中電圧 (1-5V) 印加→ 蓄積電子量に応じてソース↔ドレイン電流変動→ 電流大小でbit 判定
  3. Erasing (消去): ブロック単位で逆電圧→ 電子をトンネル排出→ 全bit を「1」リセット

Floating Gate (FG) vs Charge Trap (CT)

項目Floating GateCharge Trap
構造浮遊金属層に電子閉込絶縁体 (SiN等) に電子閉込
主用途2D NAND (~30nm まで)3D NAND (全世代)
微細化限界16-20nm(3D で克服)
信頼性中高 (cell to cell 干渉小)
主要メーカIntel / Micron 旧Samsung / SK / Kioxia / Micron 新
採用世代1989-20132013-

セル種別 (記憶bit 数)

種別bit/セル電子量レベル寿命 (PE Cycles)
SLC12100,000+
MLC2410,000
TLC383,000-5,000
QLC4161,000-3,000
PLC532300-1,000

微細化の限界とV-NAND 革命

2D NAND は20nm 以降の微細化で:

  • セル間干渉増加
  • 電子量制御困難
  • 絶縁層薄化で漏洩
  • 寿命急減

2013年Samsung がV-NAND (Vertical NAND・3D Stack) 発表。セルを縦積みすることで:

  • 微細化不要 (40-50nm プロセス継続使用)
  • 寿命改善 (大型セルで電子保持安定)
  • 容量増 (層数による・96-300+ 層へ)

主要NAND メーカ

メーカ本拠世代例
Samsung韓国V8 (236L) / V9 (286L)
SK hynix韓国238L / 321L
Kioxia (旧東芝)日本218L / BiCS8
Western Digital (合弁)米Kioxia と同等
Micron米232L / 276L
YMTC (長江存儲)中国232L (制裁前)
Intel (旧・現Solidigm)米144L 等 (SK hynix へ譲渡)

関連用語との違い

  • vs DRAM: 揮発性 (DRAM) / 不揮発 (NAND)
  • vs NOR Flash: ランダム読出 (NOR) / 高密度 (NAND)
  • vs MRAM / FeRAM / PCM: 新世代不揮発メモリ・NAND 後継候補

FAQ

Q1: なぜ電子閉込めで bit? A: 電子の有無 / 量を電界で検出可能・絶縁体で保持 = 「電源切っても消えない不揮発性」を実現する物理原理。

Q2: 書込回数限界の理由? A: トンネル絶縁層 (Tunneling Oxide・厚さ8-10nm) が書込ごとに電子衝撃で劣化 → 電子閉込め不能。1万-10万回 (SLC)・3千回 (TLC) 等の上限。

Q3: 後継技術? A: MRAM (磁気)・FeRAM (強誘電体)・PCM (相変化) 等が次世代候補だが、現在もNAND が容量・コスト・寿命のバランスで支配的。

この記事について
カテゴリーストレージ
難易度上級
作成日2026/5/15