4値変調方式。PCIe 6.0などで採用され高ビットレート伝送を実現
現代のコンピューティング、特にAI処理やデータセンター向けの超高速通信において、避けては通れない技術が「PAM4 (Pulse Amplitude Modulation 4-level)」です。自作PCユーザーの方々にとって、これまで「通信速度」といえばクロック周波数(GHz)を上げることで解決してきましたが、物理的な限界(信号減衰やノイズ)に直面した現代において、PAM4は「信号の送り方そのものを変える」ことで帯域幅を劇的に拡大させる画期的な手法です。
特に次世代規格であるPCIe 6.0において採用されたことで、今後のGPUやNVMe SSDの速度基準を塗り替えることになります。本記事では、PAM4の仕組みから、なぜこれが最新のハードウェアに必要なのか、そして2025年以降の業界トレンドまでを詳細に解説します。
これまで、ほとんどのデジタル通信では「NRZ (Non-Return-to-Zero)」と呼ばれる方式が使われてきました。NRZは非常に単純で、「電圧が高い=1」「電圧が低い=0」という2つの状態だけでデータを伝送します。つまり、1つの信号(シンボル)につき1ビットの情報を送る形式です。
しかし、データ転送速度を2倍にするには、単純計算でクロック周波数を2倍にする必要があります。しかし、周波数を上げすぎると、基板上の配線で信号が激しく減衰し、ノイズの影響を強く受けるため、物理的に通信が不可能になります。
ここで登場するのがPAM4です。PAM4は電圧のレベルを4段階に分けることで、1つのシンボルに「00」「01」「10」「11」という2ビット分の情報を詰め込みます。
これにより、同じクロック周波数(ボーレート)のままで、転送できるデータ量を理論上2倍に増やすことが可能になりました。例えば、PCIe 6.0がPCIe 5.0の2倍の速度を実現できたのは、クロックを2倍にしたからではなく、NRZからPAM4へ移行したからです。
PC自作ユーザーに最も関係が深いのが、PCI Express 6.0(PCIe 6.0)へのPAM4導入です。PCIe 5.0まではNRZ方式を採用しており、最大転送速度は32 GT/s(ギガトランスファーズ・パーセカンド)でした。
PCIe 6.0ではPAM4を採用したことで、64 GT/sという驚異的な速度を実現しています。x16スロットであれば、双方向で合計256GB/sという、従来の規格を遥かに凌駕する帯域幅を確保できます。
PAM4の導入は単に速度を上げるだけではなく、いくつかの技術的トレードオフを伴います。
この「ノイズに弱い」という弱点を克服するために、PCIe 6.0ではFEC (Forward Error Correction:前方誤り訂正) という仕組みが必須となりました。これは、送信側で冗長データを付加し、受信側でエラーを検知して自動的に修正する技術です。これにより、PAM4の高速性と信頼性を両立させています。
PAM4は既にハイエンドなサーバー向け製品やネットワーク機器で実装されており、今後コンシューマー向け製品へ降りてくる段階にあります。
以下に、PAM4またはそれに類する高速変調方式を採用している、あるいは関連する最新製品を挙げます。
| 項目 | PCIe 5.0 (NRZ) | PCIe 6.0 (PAM4) | PCIe 7.0 (次世代/予測) |
|---|---|---|---|
| 変調方式 | NRZ (2値) | PAM4 (4値) | PAM4 (4値) |
| 転送速度 (1レーン) | 32 GT/s | 64 GT/s | 128 GT/s |
| x16帯域幅 (双方向) | 128 GB/s | 256 GB/s | 512 GB/s |
| エラー訂正 | オプション/限定的 | FEC (必須) | 高度なFEC (必須) |
| 主要ターゲット | ハイエンドPC/サーバー | AIサーバー/CXL 3.0 | 超大規模AIクラスター |
| 製造プロセス例 | 7nm / 5nm | 5nm / 4nm / 3nm | 3nm / 2nm |
2025年から2026年にかけて、PAM4技術は「サーバーの中」から「ワークステーションやハイエンドPC」へと浸透していくと考えられます。
現在、PCIe 6.0はサーバー向け規格ですが、2025年以降、AI処理をローカルで行う「AI PC」の最上位モデルや、プロ向けワークステーション向けに実装される可能性があります。PAM4の導入により、次世代のNVMe SSD(Gen6)が登場すれば、シーケンシャルリード速度は20GB/s〜30GB/sを超える領域に達するでしょう。
PAM4による帯域拡大は、CXL 3.0/3.1の普及を加速させます。CXLはPCIeの物理層を利用して、CPU、GPU、メモリを透過的に共有する規格です。PAM4によって帯域が倍増することで、外部メモリプールからデータを取得する際のレイテンシが削減され、メモリ容量の物理的限界を突破することが可能になります。
すでにPCI-SIGはPCIe 7.0の策定を進めており、目標速度は128 GT/sです。ここでもPAM4がベースとなりますが、さらに高度な信号整合性(Signal Integrity)の確保が課題となります。2026年頃には、この次世代規格の仕様が完全に固まり、一部の超ハイエンドチップに搭載され始める見込みです。
PAM4は、単なる「速度向上」ではなく、「物理的な限界を数学的・電気的な工夫で乗り越える」技術です。これにより、私たちは以下のような恩恵を受けることになります。
Q1: PAM4になると、PCの消費電力や発熱は増えますか? A1: はい、傾向として増加します。PAM4は信号の判定が非常にシビアであるため、信号を綺麗に保つためのリタイマーチップの導入や、エラーを修正するためのFEC回路の動作により、電力消費が増加します。また、高速伝送に伴う物理的な発熱も増えるため、次世代のPCIe 6.0対応パーツでは、より強力な冷却(ヒートシンクやアクティブ冷却)が必須になると予想されます。
Q2: 自作PCユーザーが今からPAM4対応パーツを買うべきですか? A2: 現時点では、コンシューマー向けにPAM4(PCIe 6.0)をフル活用できる製品はほとんどありません。しかし、2025年以降に登場するハイエンドマザーボードやGPUを選択する際は、「PCIe 6.0 Ready」などの表記をチェックすることをお勧めします。特に、将来的にAI処理やデータ解析を行う予定がある場合、PAM4対応の帯域幅は決定的な差となります。
Q3: PAM4はNRZに比べて、具体的にどれくらいノイズに弱いのですか? A3: 理論上、PAM4はNRZに比べて信号対雑音比(SNR)が約9.5dB(およそ10dB)低下します。これは、電圧の振幅を4等分するため、1つのステップの幅がNRZの3分の1になるためです。このため、単純な配線ではエラーが多発します。これを解決するために、先述のFEC(前方誤り訂正)や、高度な等化回路(Equalization)がハードウェアレベルで組み込まれています。