Photonic Interconnect（フォトニックインターコネクト）

Photonic Interconnect（光インターコネクト）とは

Photonic Interconnect（光インターコネクト）とは、コンピュータ内部のチップ間、あるいはサーバー間などのデータ転送に、従来の電気信号（電子）ではなく「光信号（光子）」を用いる技術のことです。

現在のコンピューティング、特に生成AIなどの大規模言語モデル（LLM）を動かすデータセンターでは、GPUやCPUといった演算装置の処理能力が劇的に向上しました。しかし、演算器の間を結ぶ「配線（インターコネクト）」が電気的な銅線であるため、データの転送速度が追いつかず、演算器がデータ待ち状態で遊んでしまう「メモリウォール」や「通信ボトルネック」という深刻な問題が発生しています。

光インターコネクトは、このボトルネックを解消するために、シリコンフォトニクス（Silicon Photonics）などの技術を用いて、チップの至近距離まで光ファイバーや光導波路を持ち込み、超高速・低遅延・低消費電力でデータをやり取りすることを目指す次世代の通信基盤です。

なぜ今、光インターコネクトが必要なのか

現代のAIコンピューティングにおいて、NVIDIAのRTX 4090のようなコンシューマー向けGPUから、データセンター向けのNVIDIA H100や最新のNVIDIA B200 (Blackwell)に至るまで、演算性能は飛躍的に向上しました。しかし、電気信号による通信には物理的な限界があります。

電気信号の限界（銅線の壁）

電気信号を銅線で送る場合、信号の周波数が高くなればなるほど「伝送損失（信号の減衰）」と「熱の発生」が激しくなります。例えば、112Gbpsや224Gbpsといった超高速通信を電気的に行おうとすると、信号が劇的に劣化するため、非常に強力な増幅器や補正回路が必要となり、結果として消費電力が跳ね上がります。

消費電力の増大

最新のハイエンドGPUは、TDP（熱設計電力）が700Wを超える製品が登場しています。この電力の多くは演算そのものではなく、膨大なデータをメモリや他のGPUへ転送するためのI/O（入出力）部分で消費されています。1ビットのデータを送るのに必要なエネルギー（pJ/bit）を削減しなければ、データセンターの電力消費は維持不可能なレベルに達します。

物理的な距離の制約

電気信号は高速であればあるほど、伝送できる距離が極めて短くなります。数センチメートル離れたチップ同士の通信であっても、電気的なロスは無視できず、これがシステム全体の遅延（レイテンシ）を増大させています。光信号であれば、理論上は数メートルから数キロメートルまで、信号劣化をほとんど気にせず高速転送が可能です。

光インターコネクトを実現する主要技術

光インターコネクトを実現するためには、単に光ファイバーを繋げば良いわけではなく、電気信号を光信号に変換し、再び電気に戻す仕組みをチップレベルで実装する必要があります。

シリコンフォトニクス (Silicon Photonics)

これは、半導体製造プロセス（CMOSプロセス）を用いて、シリコン基板上に光回路を形成する技術です。これにより、光の経路を制御する「導波路」や、光を出す「変調器」をチップ上に集積できます。

CPO (Co-Packaged Optics)

従来の光通信は、基板の端にある「光トランシーバー（プラグインモジュール）」で電気を光に変換していました。しかし、CPOは光エンジンのチップを、GPUやスイッチチップと同じパッケージ内に封入（Co-Package）する技術です。これにより、電気信号が走る距離を数ミリメートル単位まで短縮し、消費電力を劇的に削減します。

光I/Oチップ (Optical I/O)

Ayar Labs社が開発しているTeraPHYのような光I/Oチップは、CPUやGPUのダイ（ダイシングされた半導体）のすぐ隣に配置され、メモリ（HBMなど）や他のプロセッサとの間を光で結びます。これにより、従来の電気的なSerDes（シリアライザ/デシリアライザ）よりも圧倒的に高い帯域幅を実現します。

実在の製品例と数値スペック

光インターコネクトおよび関連する超高速通信技術は、すでに最先端のハードウェアに導入され始めています。

注目製品とテクノロジー

具体的な数値スペックの指標

光インターコネクトが目指す、あるいは実現している数値的な目標は以下の通りです。

• 伝送速度: 現在の主流は800Gbpsですが、2025年から2026年にかけては1.6Tbpsや3.2Tbpsへの移行が進みます。
• 波長: 主に1310nmや1550nmといった通信用光ファイバーに適した波長帯が使用されます。
• 消費電力: 電気的なSerDesでは1ビットあたり数picoJoules (pJ) 消費しますが、光インターコネクトではこれを1pJ/bit以下に抑えることが目標とされています。
• 製造プロセス: 光回路を制御するCMOS回路には、7nmや5nm、あるいはそれ以下の最先端プロセスが採用されます。
• 電圧: 信号制御回路では1.2Vや0.8Vといった低電圧駆動が追求されています。
• メモリ帯域: HBM3eなどの次世代メモリでは、1.2TB/sを超える帯域幅を持ちますが、これをチップ外へ出す際に光インターコネクトが活用されます。
• 遅延: 光速に近い速度で伝送されるため、物理的な距離による遅延をナノ秒（ns）単位で最小化します。

2025年〜2026年に向けた展望と次世代ロードマップ

光インターコネクトは、単なる「速い通信」ではなく、コンピュータのアーキテクチャそのものを変える可能性を秘めています。

1. メモリプーリングの実現 (CXL over Optical)

これまでメモリ（RAM）はCPUのすぐ隣に配置されていましたが、光インターコネクトを用いれば、数メートル離れた場所にある「メモリ専用サーバー」から、あたかもローカルメモリであるかのような低遅延でアクセスできるようになります。これはCXL (Compute Express Link) 規格と光通信を組み合わせることで、2025年以降に実用化が進むと予想されています。

2. チップレット構造への完全統合

次世代のプロセッサは、複数の小さなチップ（チップレット）を組み合わせる構造になります。2026年までには、チップレット間の接続（UCIeなどの規格）に光インターコネクトを組み込み、パッケージ内部で光が飛び交う「フォトニック・チップレット」が主流になると考えられています。

3. 消費電力の抜本的削減

AIモデルの巨大化に伴い、データセンターの電力消費は国家レベルの課題となっています。光インターコネクトへの移行により、データ転送に伴う電力消費を現状の1/10以下に削減できれば、同じ電力枠で10倍以上の演算能力を確保できる計算になります。

光インターコネクト導入によるメリットまとめ

• 超広帯域: 1.6Tbpsを超える単一チャネルの転送速度。
• 低消費電力: 銅線で発生する熱（ジュール熱）の排除。
• 低遅延: 信号増幅器やリタイマーの削減によるレイテンシ短縮。
• 柔軟な配置: チップを物理的に離して配置できるため、冷却効率が向上。
• スケーラビリティ: 数千基のGPUを一つの巨大な仮想GPUとして動作させることが可能。
• 電磁干渉の排除: 光は電磁ノイズの影響を受けないため、極めてクリーンな通信が可能。
• 配線密度の向上: 波長分割多重（WDM）技術により、一本の光ファイバーに異なる色の光を同時に流し、帯域を数倍に増やせる。
• コストの最適化: 長期的には、複雑な電気配線よりも標準化された光モジュールの方がメンテナンス性が向上する。

FAQ（よくある質問）

Q1: 光インターコネクトは、家庭用の自作PCに搭載されるようになりますか？ A: 短期的（2025年〜2027年頃）には難しいと考えられます。光インターコネクトは非常に高価なシリコンフォトニクス技術や精密な光アライメントが必要であり、現在は数千万円から数億円するAIサーバー向けに特化しています。ただし、将来的にメモリプーリングなどの技術が普及すれば、マザーボード上のメモリバスが光化される可能性は十分にあります。

Q2: 今の光ファイバーLAN（SFP+やQSFP）と何が違うのですか？ A: 決定的な違いは「変換を行う場所」です。現在のLANは、マザーボード上の電気回路 $\rightarrow$ 光トランシーバー（端子） $\rightarrow$ 光ファイバーという経路です。光インターコネクト（特にCPO）は、GPUやCPUのダイのすぐ横、あるいはパッケージ内部まで光回路を組み込みます。これにより、変換に伴う電力ロスと遅延を極限まで減らしている点が異なります。

Q3: 光インターコネクトが普及すると、CPUやGPUの性能は上がりますか？ A: 演算コア自体のクロック周波数が上がるわけではありませんが、「実効性能」は劇的に向上します。どれだけ速い演算器を持っていても、データの供給が遅ければ性能は発揮できません（これをメモリウォールと呼びます）。光インターコネクトによってデータの供給速度が飛躍的に向上するため、結果としてAI学習や推論の処理時間は大幅に短縮されます。