RISC-V Vector Extension 1.0（リスクファイブベクトルワンテンゼロ）

概要

RISC-V Vector Extension 1.0 (V拡張) は RISC-V International (RVI) が2021年9月正式策定したRISC-V ISA の SIMD ベクトル命令セット拡張。ARM SVE (Scalable Vector Extension) と類似の可変長ベクトル設計 (Vector Length Agnostic) で、VLEN (Vector Length) 64-65536 bit 範囲で実装ごとに異なる物理ベクトル長が可能。コンパイル済みソフトウェアの再コンパイルなしで異なる VLEN ハード上で動作する移植性が特徴。RVA20/RVA22/RVA23 RISC-V Application プロファイルで標準必須機能化され、SiFive U84-MC (2022)・Tenstorrent Black Hole (2024)・T-Head TH1520 (2023)・Andes AX25-V100 等の主要 RISC-V CPU で実装。HPC + AI + 暗号 + マルチメディアワークロードで効率的なベクトル化処理を提供する。Intel AVX/AVX2/AVX-512 (固定長) や ARM Neon (固定128bit) と異なる可変長アプローチで、ARM SVE/SVE2 と並ぶ次世代 SIMD 設計思想。

主な特徴・仕組み

• 策定: RISC-V International・2021年9月 (V Extension 1.0)
• 方式: 可変長ベクトル (Vector Length Agnostic - VLA)
• VLEN 範囲: 64-65536 bit (実装ごとに異なる物理長)
• ELEN: 32 (RV32V) / 64 (RV64V) bit 演算精度
• レジスタ: 32 vector registers (v0-v31) ・LMUL 倍率
• データ型: int8/16/32/64・FP16/32/64・bfloat16
• 命令: vload/vstore・vadd/vsub/vmul・vfadd/vfsub・vsetvli (動的VLEN)
• VLA 利点: 同じバイナリで128bit〜2048bit 等の異種ハード対応
• 対応 CPU: SiFive U84-MC・Tenstorrent BH-50・T-Head TH1520・Andes AX25
• 主要用途: HPC・AI 推論+学習・暗号 (AES/SHA)・H.264/H.265 codec
• コンパイラ: GCC 12+ + LLVM 16+ + Intel ICX 2024+

スペック比較表

具体例・対応製品

• SiFive U84-MC (2022・$Royalty IP): 商用初の本格 RISC-V V 1.0 実装
• Tenstorrent Black Hole (2024): AI 推論専用・RISC-V V 1.0 + Tensix コア
• T-Head TH1520 (2023): 中華系 RISC-V SBC・Vivante GPU + V 1.0
• Andes AX25-V100 (2024): MCU 系 RISC-V V 1.0 IP
• Banana Pi BPI-F3 (2024・$45-$80): SpacemiT K1 SoC・RISC-V V 1.0 SBC

自作PCでの選び方・注意点

RISC-V Vector Extension 1.0 は2026年現在 デスクトップ自作PC 主流外だが、SBC + AI アクセラレータ用途で実用域に到達。Banana Pi BPI-F3 (2024年・$45-$80) + VisionFive 2 (StarFive・$80-$120) + Pioneer 1.0 (T-Head TH1520・$199) 等の RISC-V SBC で V 1.0 実装機が個人購入可能。注意点として、コンシューマ向け RISC-V CPU の性能は ARM Cortex-A55 級で、ハイエンド X86/ARM とは性能差が大きい。HPC + AI 推論用途では Tenstorrent Black Hole ($499-$799・2024年) が最先端 RISC-V V 1.0 + Tensix AI コア統合で、TensorFlow/PyTorch 推論に対応。コンパイラサポートは GCC 12+ / LLVM 16+ で V 1.0 ターゲットコード生成可能だが、最適化の成熟度は AVX-512/SVE より遅れている。Linux Distributionは Debian RISC-V Port (2024年〜)・Ubuntu RISC-V (2024/4) 等で本格対応開始。RVA23 プロファイル (2024年策定) で V 1.0 が必須機能化されたため、2025-2027年の RISC-V CPU 主流規格として地位確立する見込み。

関連用語との違い

• ARM SVE/SVE2: ARM 系可変長ベクトル・RISC-V V 1.0 と類似思想・別系統 ISA。
• Intel AVX-512: Intel 固定512bit ベクトル・コード移植性で V 1.0 に劣る。
• Intel AVX10: 2023年発表・Intel 可変長アプローチへ転換・SVE/RVV 影響受けた設計。

よくある質問（FAQ）

Q1: RVV と SVE どちらが優秀？ A: 設計思想は類似 (可変長 VLA)。RVV は VLEN 65536bit まで拡張可能で SVE 2048bit より上限大きい。実装成熟度は SVE/Apple M3/Snapdragon 採用機が多く有利。

Q2: AVX-512 と何が違う？ A: AVX-512 は固定512bit・RVV は64-65536bit 可変長。RVV は同バイナリで異種ハード対応 (移植性高)・AVX-512 は固定長で最適化容易だが移植性低い。

Q3: 自作 PC で使う方法は？ A: Banana Pi BPI-F3 (¥7,000-¥12,000) や VisionFive 2 ($80-$120) 等の RISC-V SBC で実用試行可能。デスクトップ向け RISC-V CPU は2026年現在主流不在。