TSMC N2 (2nm GAAFET・2025年Q4量産)（ティーエスエムシーエヌツー）
2025年Q4量産開始予定のTSMC初GAAFET (Nanosheet) プロセス。N3比10-15%高速+25-30%省電力+1.15x密度を実現し、Apple A20 / M5、AMD Zen 6、NVIDIA Vera Rubin等の2026年フラッグシップに採用予定。
概要
TSMC N2は2025年Q4 (10月-12月予定) 量産開始予定の2nmクラスプロセス。TSMC初のGAAFET (Gate-All-Around FET・Nanosheet構造) 採用となり、N5世代から続いたFinFET時代の終わりを告げる転換点。Intel 18A (2025年Q3予定) との「世界初2nm級量産」競争の主軸で、Samsung SF2 (2nm・2025年Q4予定だが遅延噂) も同時期投入予定。N2は TSMC 2nm世代の起点 (N2 → N2P → A16 → A14) で、2026年以降の主要モバイル/PC/AI半導体の大半を支える基幹プロセスとなる。
主な特徴・仕組み
- ノード名: N2 (2nm Nanosheet GAAFET)
- 性能: N3比 +10-15%高速 + 25-30%省電力 + 1.15x密度
- 構造: Nanosheet GAAFET (TSMC初・FinFET最終世代N3後継)
- 量産開始: 2025年Q4 (10-12月予定)
- 後継: N2P (2026年Q4 Performance強化) → A16 (1.6nm・2026年・Super Power Rail = Backside Power) → A14 (1.4nm・2028年計画)
- Fab: 新竹科学園区 Fab 20 (Phase 1) + Arizona Fab 21 Phase 2 (2026年・米国)
- ASML High-NA EUV (NA 0.55) 一部レイヤー導入
- Wafer価格: $30,000+/枚 (300mm) 業界最高水準
スペック比較表
| プロセス | 量産時期 | 構造 | 性能 (vs N3) | 主要採用品 |
|---|---|---|---|---|
| N3 | 2022年Q4 | FinFET | basis | A17 Pro / M3 |
| N3E | 2024年Q1 | FinFET | +0% | A18 / M4 |
| N3P | 2024年Q4 | FinFET | +5% | M4 Pro/Max |
| N2 | 2025年Q4 | Nanosheet GAAFET | +10-15% | A20 / M5 (予定) |
| A16 | 2026年Q4 | Nanosheet + Backside | +20% | (未発表・Apple A21予想) |
具体例・対応製品
- Apple A20 / M5 (iPhone 17 Pro・2026年9月予想・初N2採用)
- Apple M5 Pro/Max (MacBook Pro 14/16・2026年Q4-2027年Q1)
- AMD Zen 6 (2026年・Venice Server / Medusa Client・$500-1,500)
- NVIDIA Vera Rubin (2026年・Blackwell後継AI Accelerator・$40,000-50,000/unit)
- Qualcomm Snapdragon 8 Gen 5 / X Elite 2 (2026年・$1,500-2,500 Phone搭載)
- MediaTek Dimensity 9500 (2026年Q4予想)
自作PCでの選び方・注意点
N2採用CPU/GPUは2026年下半期以降市場投入。デスクトップ自作PC向けはAMD Zen 6 Medusa Client (2026年Q3-Q4予想・Ryzen 10000 series仮称) が最有力。N3比 +10-15%高速・-25-30%省電力で、特にiGPU性能とNPU性能が大幅向上見込み。ただし初期 N2 wafer価格 $30,000+ で最先端CPU価格は$700-1,500+のレンジ予想。コスパ重視ならZen 5 X3D (N4P) 継続も合理的選択。
関連用語との違い
TSMC N2はIntel 18A (2025年Q3) と「世界初2nm級量産」を競う。両者ともGAAFET採用だがIntel 18Aは裏面給電 (PowerVia) を同時実装する点で技術的に1世代先行。TSMCは A16 (1.6nm・2026年) で初めて裏面給電 (Super Power Rail) を採用予定。Samsung SF2 (2nm) は3GAA問題の延長で歩留まり懸念が継続。
よくある質問（FAQ）
Q1: N2はN3Eから何が変わる？ A1: トランジスタ構造がFinFETからGAAFET (Nanosheet) へ転換。これによりリーク電流30%以上削減・性能向上余裕拡大が実現。ただしマスク数増加・歩留まり立ち上げ難易度上昇で初期Wafer価格N3Eの1.3-1.5倍。
Q2: Intel 18AとTSMC N2、どちらが優位？ A2: Intel 18Aが裏面給電を先行採用で技術的優位。だが歩留まり・大量量産能力・顧客基盤でTSMC N2が現実的優位。両者の総合勝敗は2026-2027年の出荷量と外部顧客獲得で判定される。
Q3: Apple A20 / M5は本当にN2採用？ A3: 業界標準予想。Apple は2014年以降 TSMC独占 + 最先端プロセス first mover で、A20 (2026年iPhone 17 Pro) / M5 (2026年Q4 MacBook Pro) がN2採用は確実視されている。
まとめ
- TSMC N2は2025年Q4量産予定の初GAAFET (Nanosheet) プロセス
- N3比 +10-15%高速・-25-30%省電力・1.15x密度
- Apple A20/M5 / AMD Zen 6 / NVIDIA Vera Rubin等2026年フラッグシップの中核
- Intel 18A・Samsung SF2 と「世界初2nm級量産」競争激化中
- A16 (1.6nm・2026年裏面給電) へ続くTSMC 2nm世代の起点