CXL 3.1 (Compute Express Link・2024年11月仕様)（シーエックスエル3.1）
2024年11月CXL Consortium公開のCompute Express Link 3.1。PCIe 6.0物理層上の Cache Coherent高速I/Oで最大1024 GB/s帯域 + Memory Pooling + Multi-Host対応。
概要
CXL 3.1 (Compute Express Link 3.1) は2024年11月CXL Consortium (Intel主導・2019年設立) が公開したData Center向け高速I/O統合プロトコル最新仕様。PCIe 6.0物理層 (64 GT/s PAM4) 上にCache Coherent (キャッシュコヒーレント) プロトコルを実装し、最大1024 GB/s帯域 + Memory Pooling (複数Server間Memory共有) + Memory Tiering (DRAM/CXL Memory階層) + Switch Fabric + Multi-Host対応を実現する。AI/HPCデータセンタの Memory壁問題 (CPU性能向上 vs DRAM帯域劣後) の解決核心技術で、NVIDIA H200/B200 + AMD EPYC Turin (Zen 5・2024年Q4) + Intel Granite Rapids Xeon 6 + Samsung CXL Memory Module (CMM-B・2024年) + Micron CXL DRAM Module + SK Hynix CMM-D 等の主要HW が対応。Cloud Datacenter Memory Disaggregation (専用Memory pool) + Persistent Memory (Optane後継) で Memory Cost 60-70%削減見込み。
主な特徴・仕組み
- 物理層: PCIe 6.0 (64 GT/s PAM4・x16 = 256 GB/s 単方向)
- Cache Coherent: CXL.cache / CXL.mem / CXL.io 3 sub-protocol
- Memory Pooling: 複数Server共有 (DDR5 + CXL DRAM)
- Memory Tiering: DRAM (Hot) → CXL Memory (Warm) → Storage (Cold)
- Switch Fabric: 最大4096 device接続可能
- Multi-Host: 単一CXL Memory module を複数Host共有
- Latency: 50-100 ns (DRAM 80-100ns相当)
- Power: 動的Voltage/Frequency Scaling
- Form Factor: PCIe Add-in Card / E1.S / E3.S EDSFF
- 暗号化: AES-XTS-256 Inline Encryption
スペック比較表
| バージョン | 公開年 | 物理層 | 主要機能 |
|---|---|---|---|
| CXL 1.0 | 2019 | PCIe 5.0 | 基本Cache Coherent |
| CXL 2.0 | 2020 | PCIe 5.0 | Switch + Pooling |
| CXL 3.0 | 2022 | PCIe 6.0 | Fabric + Multi-Host |
| CXL 3.1 | 2024年11月 | PCIe 6.0 | 機能強化 + Security |
| CXL 4.0 | 2026年予想 | PCIe 7.0 | 2048 GB/s対応予想 |
具体例・対応製品
- Samsung CMM-B (CXL Memory Module・2024年)・512GB DDR5 + CXL 2.0 / 3.0
- Micron CXL Memory (2024年・Compute Express Link 256GB-2TB module)
- SK Hynix CMM-D (2024年・CXL DDR5 Memory)
- AMD EPYC 9005 Turin (2024年10月・CXL 2.0標準・CXL 3.0オプション)
- Intel Xeon 6 Granite Rapids (2024年Q3-Q4・CXL 2.0標準)
- NVIDIA H200 / B200 (CXL対応・Hopper / Blackwell)
自作PCでの選び方・注意点
CXL 3.1は2024-2025年Data Center / HPC主軸でConsumer自作PCには2026-2028年まで降りてこない。AMD Ryzen 9 9950X / Intel Core Ultra 9 285Kは PCIe 5.0 / CXL非対応。Threadripper Pro 9000 / Xeon W-3500等のWorkstation向けで2025年Q2以降CXL 2.0対応開始予想。Cloud Datacenter利用 (AWS / Azure / GCP) ではCXL Memory PoolingがVM Memory制限緩和に活用される。
関連用語との違い
CXL (Compute Express Link) はPCIe 5.0/6.0物理層 + Cache Coherentプロトコル統合のオープン規格。NVLink (NVIDIA独自・GPU間最大1.8 TB/s・GH200) と用途競合だがCXLはCPU↔Memory主軸でNVLinkはGPU間主軸。OpenCAPI (IBM主導・廃止状態) は CXL に統合済み。CCIX (Arm主導) もCXLに統合。Gen-Z (HPE主導・廃止) も統合済みで「CXL一強」体制が完成。
よくある質問（FAQ）
Q1: CXL Memory Pool で何ができる？ A1: 複数Server間でMemory共有 → 仮想化 VM のMemory Reallocation高速化 + Database Cache 共有 + AI Training の Large Model Parameter共有 (GPU超のModel size対応可能)。
Q2: CXL Memoryと通常DRAMの違いは？ A2: Latency が DRAM 80-100ns vs CXL 50-100ns で同等。だがCXL Memoryは Hot-swap可能 (DRAMは不可) + 複数Server共有可能 (DRAMは1 Server専用) で大幅差別化。価格はCXL Memoryが2-3x高い。
Q3: AI Training で CXLはどう使われる？ A3: GPT-5 (噂・1 Tparam) 等の Large Model Training で、GPU HBM Memory + CXL Memory Pool を階層化使用 (Hot tensor → HBM, Warm → CXL Memory, Cold → NVMe SSD) で TCO 50-70%削減。
まとめ
- CXL 3.1は2024年11月CXL Consortium公開仕様
- PCIe 6.0物理層 + Cache Coherent + Memory Pooling
- AI/HPC データセンタMemory壁解決の核心技術
- NVIDIA H200/B200 + AMD EPYC Turin + Intel Granite Rapids等対応
- Memory Disaggregation でCloud DC Memory Cost 60-70%削減見込み