メモリ
上級
CXL (Compute Express Link)（シーエックスエル）
PCIe物理層上で動作するキャッシュコヒーレント高速相互接続規格。CPU↔メモリ拡張 / アクセラレータ統合の次世代標準。
0 回閲覧
0 いいね
2026/5/15 更新
関連タグ
メモリ
CXL
PCIe
データセンタ
概要
CXL (Compute Express Link) はIntel が2019年3月にCompute Express Link Consortium (Microsoft / Meta / Google / HPE / Cisco / Huawei 等) 設立で主導した、PCIe物理層上で動作するキャッシュコヒーレント高速相互接続規格。CPU↔メモリ拡張 / アクセラレータ統合 / メモリプール共有を実現する次世代データセンタ標準。
バージョン履歴
| バージョン | 年月 | 主要追加 |
|---|---|---|
| CXL 1.0 | 2019-03 | 初版・PCIe Gen5上で動作 |
| CXL 1.1 | 2019-06 | 互換性改良 |
| CXL 2.0 | 2020-11 | Memory Pooling / Switching / Persistent Memory |
| CXL 3.0 | 2022-08 | PCIe Gen6物理層・Memory Sharing・Fabric |
| CXL 3.1 | 2023-11 | Trusted Execution Environment / Fabric改良 |
| CXL 3.2 | 2024-08 | Telemetry / TSP拡張 |
3つのプロトコル
| プロトコル | 用途 | キャッシュ |
|---|---|---|
| CXL.io | PCIe互換 IOMMU等 | なし |
| CXL.cache | アクセラレータ→ホストキャッシュ | あり |
| CXL.mem | メモリエクスパンダ | あり |
主要対応CPU
- Intel Sapphire Rapids Xeon 4th Gen (2023-01): CXL 1.1
- AMD EPYC Genoa (2022-11): CXL 1.1+
- Intel Emerald Rapids (2023-12): CXL 1.1
- Intel Granite Rapids (2024-09): CXL 2.0
- AMD EPYC Turin (2024-10): CXL 2.0
- ARM Neoverse V2/V3 (Grace, Cobalt等): CXL 2.0+
メモリ拡張製品例
- Samsung CMM-D 256GB CXL (2023)
- Micron CZ120 256GB E3.S CXL
- SK hynix HMM-X 96/192GB
- Astera Labs Leo Smart Memory Controller
- Samsung CXL Memory Module (CMM-H・hybrid DDR+NAND)
主要ユースケース
- メモリプール共有: 1ラック内多サーバでDRAM共有
- メモリ階層: HBM/DDR/CXL/NVMe の階層化
- メモリ拡張: 1サーバ4-16TB メモリ実現
- アクセラレータ統合: GPU/DPU/FPGA とコヒーレントメモリ共有
関連用語との違い
- vs PCIe: PCIeはI/O通信 / CXLはメモリ込みコヒーレント
- vs NVLink: NVIDIA独自GPU相互接続 / CXLは業界標準
- vs CCIX: 競合規格・2021年CXLに事実上吸収
FAQ
Q1: 消費者向け展開? A: 当面なし。CXLはデータセンタ / HPC / AI向けでコンシューマPCには不要 (DDR5で十分)。
Q2: NVMeとの違い? A: NVMeはブロックI/O (10-100μs)・CXLはキャッシュアクセス (100-500ns) でメモリとして直接利用可能。
Q3: メモリプールの実利? A: AWS / Azure の試算ではメモリ利用率 30%→60-80% に上昇、ラック単位でDRAM 40-60% コスト削減見込み。