DDR5 Data Buffer (DB)（データバッファ）
LRDIMM / MRDIMM 上のデータ信号バッファIC。CPU↔DRAM 間のデータ信号を再駆動、高密度大容量DIMM の必須部品。
概要
DDR5 Data Buffer (DB) はLRDIMM (Load Reduced DIMM) / MRDIMM 上に配置されるデータ信号バッファIC。CPU IMC側からは各データ線がDB 1個分の負荷にしか見えないよう「負荷削減」することで、1スロットあたり多数 (32-80個) のDRAM チップを駆動可能にする。JEDEC JESD82-515 で標準化、DDR5世代でI3C・サブチャネル独立制御に対応。
Data Buffer の役割
- データ線 (DQ) 双方向バッファ
- データストローブ (DQS) バッファ
- データマスク (DM) バッファ
- 1 DB あたり通常4-9 bit幅
- 1 DIMM あたり9-18個Buffer搭載
- I3C/SMBus 経由でRCD と連携制御
LRDIMM vs RDIMM
| 項目 | RDIMM | LRDIMM |
|---|---|---|
| RCD | あり | あり |
| Data Buffer | なし | あり |
| 最大容量/DIMM | 64-128GB | 256-512GB |
| データ線負荷 | 全DRAM並列 | DB 1個 |
| メモリ周波数 | 高 | やや低 (DB遅延) |
| 価格/GB | 中 | 高 |
| 用途 | 一般サーバ | 高密度サーバ |
主要サプライヤ
- Renesas: SDB05 / SDB06
- Montage Technology: M88DB05 / M88DB06
- Rambus
大容量DIMM の実現
DDR5 LRDIMM では Stacked Die (3D Stack DRAM) と組み合わせて、1 DIMM あたり以下の容量を実現:
- 64GB LRDIMM: 標準
- 128GB LRDIMM: DDR5-4800 主流
- 256GB LRDIMM: DDR5-4800 (3DS Stack)
- 512GB LRDIMM: DDR5-4400 (Tall Form Factor)
MRDIMM (Multiplexed RDIMM・2024-)
MRDIMM では Data Buffer に「Multiplex機能」を統合、2 Rank のデータを同時転送 → 実効帯域2倍化。Intel Xeon 6 (Granite Rapids・2024) で初対応、DDR5-8000-8800 相当の実効帯域を実現する次世代規格。
関連用語との違い
- vs RCD: RCDはクロック/コマンド / DBはデータ信号
- vs PMIC: 電源 (PMIC) / 信号 (DB)
FAQ
Q1: 個人で買える? A: 中古サーバ用市場で入手可能だが Xeon Scalable / EPYC マザボ必須。Server 中古市場で 256GB LRDIMM が $300-800。
Q2: 性能低下は? A: LRDIMM はDB 1段遅延でレイテンシ約2-3ns 増。ただし高密度メモリ容量 (1TB+/サーバ) を実現する代償として許容範囲。
Q3: MRDIMM 市場展開? A: 2024年Intel Xeon 6 専用・SK hynix / Micron / Samsung 2024-2025年量産開始。AMD Turin は2025年MRDIMM対応見込み。