HBM4 (High Bandwidth Memory 4・2025-2026)（エイチビーエム4）

概要

AIモデルの巨大化に伴い、演算器（GPU）の性能に対してメモリのデータ供給能力が追いつかない「メモリ・ボトルネック」が深刻化しています。HBM4はこの課題に対し、物理的なインターフェース構造を根本から再定義することで応えます。従来のHBMシリーズは、積層されたDRAMダイをTSV（シリコン貫通電極）で接続し、広帯域を実現してきましたが、HBM4ではバス幅を2048-bitへと拡張。これにより、単一スタックあたりのスループットを大幅に引き上げることが可能になります。

技術的な特筆点は、Base Die（ベースダイ）の役割の変化です。従来の規格ではDRAMメーカーが主導するメモリ層の設計が中心でしたが、HBM4からはロジック層の設計にGPUベンダー等の関与が強まることが予想されます。これは、メモリとプロセッサ間の通信効率を最適化するための構造的進化であり、パッケージング技術（CoWoS等）への要求水準も極めて高いものとなります。

スペック比較：HBM3e vs HBM4

| 項目 | HBM3e (現行主力) | HBM4 (2025-2026次世代) | | :--- | :--- | : | | バス幅 (Bus Width) | 1024-bit | 2048-bit | | スタック帯域幅 (per stack) | 約 1.2 TB/s | 1.5 - 2.0 TB/s | | 積層数 (Stack Height) | 8 - 12層 | 8 - 16層 | | 主な採用予定製品 | NVIDIA H200 / B100等 | NVIDIA Rubin / AMD MI400 | | 技術的焦点 | 高クロック化・高密度化 | バス幅倍増・Base Die統合 |

技術進化のロードマップ

HBM技術は、単なる速度向上に留まらず、データセンターの電力効率と容量密度の両立を追求し続けています。

• 2025年 Q1～: HBM4 標準化完了。次世代AIアクセラレータへの実装開始。
• 2027年 予測: HBM4e の登場。スタックあたりの帯域は3-4 TB/sへ到達し、さらなる高密度化を推進。
• 2030年 目標: HBM5 への移行。5-10 TB/sという驚異的な帯域幅を目指し、チップレット技術との高度な融合が前提となる。

関連用語との違い

HBM4 vs GDDR7/GDDR8

GDDR（Graphics DDR）は、単一チップのクロック周波数を極限まで高めることで帯域を稼ぐ「狭いバス・高速クロック」方式です。一方、HBM4は「超広帯域バス・低クロック」方式を採用しています。GDDRはコスト効率に優れPC用GPUに適していますが、HBM4は圧倒的な並列転送能力により、大規模言語モデル（LLM）の学習・推論に特化したデータセンター用途に限定されます。

HBM3e vs HBM4

最大の差異は「インターフェースの物理構造」です。HBM3eまでは1024-bit幅が標準でしたが、HBM4ではこれが2048-bitへと倍増します。この変更により、メモリ容量を拡張した際のデータ転送効率が劇的に向上しますが、同時にシリコンインターポーザー（接続基板）の設計難易度とコストも上昇します。

FAQ

Q1. HBM4の採用により、AI GPUのメモリ容量はどう変化しますか？

A1. 1つのGPUパッケージに搭載されるスタック数が増加し、16層積層が標準化されることで、単一パッケージあたりの容量は192GBから384GB以上へと拡大する見込みです。これにより、巨大なパラメータを持つLLMをより少ないGPU数で処理可能になります。

Q2. 市場のシェア争いにはどのような動向がありますか？

Q2. 現在、SK Hynixが約60%のシェアを握り先行していますが、Samsung（30%）とMicron（10%）による追撃も激化しています。特にHBM4におけるBase Dieの設計変更は、従来のメモリメーカーの枠を超えた、ロジック半導体プロセスとの融合を意味しており、サプライチェーンの再編を促す可能性があります。

Q3. 2025年から2026年にかけて、どのような製品に搭載されますか？

Q3. AMDのMI400（2025年後半予想）やIntelのFalcon Shores（2025年後半予想）といった次世代AIアクセラレータへの採用が有力視されています。また、NVIDIAの次世代アーキテクチャ「Rubin」（2026年予定）においても、HBM4は中核技術として不可欠な存在となります。