HBM4 仕様 (High Bandwidth Memory 4・2025)（エイチビーエム4）

概要

HBM4（High Bandwidth Memory 4）は、AIアクセラレータやハイパフォーマンス・コンピューティング（HPC）の進化に伴い、メモリ帯域の限界（メモリウォール）を打破するために設計された次世代の積層型メモリ規格です。202ert年以降のJEDEC標準化プロセスを経て、2025年から本格的な導入が期待されています。

最大の特徴は、インターフェース幅の物理的な拡張にあります。従来のHBM3eでは1024ビットであったバス幅を2048ビットへと倍増させることで、単一スタックあたりのデータ転送能力を劇的に向上させます。これにより、次世代のGPUアーキテクチャ（NVIDIA RubinシリーズやAMD Instinct MI400等）において、単一パッケージ内でのメモリ容量と帯域幅の両立を可能にします。また、製造プロセスにおいては、ロジック・ダイ（Base Die）の役割が重要性を増しており、メモリメーカーだけでなくファウンドリとの高度な連携が不可欠となる技術的転換点にあります。

スペック表

比較表: メモリ世代の進化ロードマップ

関連用語との違い

HBM4 vs GDDR7

GDDR7は主にグラフィックスカードやコンシューマ向けGPUで使用される平面的なメモリであり、ピンあたりの速度向上に依存します。対してHBM4は、垂直方向にメモリセルを積層し、極めて広いバス幅（2048-bit）を利用することで、単位面積あたりの圧倒的な帯域幅を実現する構造的違いがあります。

HBM4 vs HBM3e

最大の差異は「インターフェースの物理的な太さ」です。HBM3eが1024ビットのバス幅を持つのに対し、HBM4はそれを2倍の2048ビットに拡張します。これにより、ピンあたりの速度を劇的に上げる必要がなくとも、トータルの帯域幅（TB/s）を大幅に引き上げることが可能になります。

FAQ

Q1: なぜインターフェース幅を2倍にする必要があるのですか？ A1: AIモデルの巨大化に伴い、従来のバス幅ではデータの転送速度が計算ユニットの処理能力に追いつかない「メモリ・ボトルネック」が深刻化しています。ピンあたりの速度向上には電力消費や信号整合性の課題がありますが、バス幅（ビット数）を広げることで、電力効率を維持しつつ帯域幅を飛躍的に増大させることが可能です。

Q2: HBM4の導入により、GPUのメモリ容量はどう変わりますか？ A2: 16層（16-Hi）などの高層積層技術とバス幅の拡大により、1スタックあたりの容量が36GBから最大72GBへと大幅に増加します。これにより、次世代GPUパッケージ全体では、従来の192GBクラスから288GBを超えるような、より巨大なパラメータを持つモデルの搭載が可能になります。

Q3: 製造における最大の技術的課題は何ですか？ A3: 「Base Die（ベースダイ）」の設計と製造です。HBM4ではインターフェース幅が倍増するため、メモリ層の下に位置するロジック層の複雑性が増します。これには、TSV（シリコン貫通電極）技術の高度化に加え、ロジック・ファウンドリとメモリメーカー間での密接な設計協力、およびCoWoSなどの高度なパッケージング技術が求められます。