GPU
上級
NVIDIA SM (Streaming Multiprocessor)（エスエム）
NVIDIA GPU の基本処理単位。CUDA Core / Tensor Core / RT Core / 共有メモリ / レジスタを統合したマルチプロセッサブロック。
0 回閲覧
0 いいね
2026/5/15 更新
関連タグ
GPU
NVIDIA
アーキテクチャ
概要
NVIDIA SM (Streaming Multiprocessor) は NVIDIA GPU の物理的な基本処理単位。1 SM 内に CUDA Core (FP32 / INT32 / FP64) / Tensor Core / RT Core (RTX 世代) / L1 Cache + Shared Memory / Register File / Warp Scheduler を統合した「ミニGPU」のような構造。GPU 全体は数十-数百個の SM のアレイで構成される。
SM 世代別構造
| 世代 | コード名 | CUDA Cores/SM | Tensor Cores/SM | RT Cores/SM |
|---|---|---|---|---|
| Fermi (2010) | GF100 | 32 | - | - |
| Kepler (2012) | GK104 | 192 | - | - |
| Maxwell (2014) | GM204 | 128 | - | - |
| Pascal (2016) | GP102 | 128 | - | - |
| Volta (2017) | GV100 | 64 (FP32) + 64 (INT32) | 8 (Gen1) | - |
| Turing (2018) | TU102 | 64 | 8 (Gen2) | 1 (Gen1) |
| Ampere (2020) | GA102 | 128 (FP32 ×2) | 4 (Gen3) | 1 (Gen2) |
| Ada Lovelace (2022) | AD102 | 128 | 4 (Gen4) | 1 (Gen3) |
| Hopper (2022) | GH100 | 128 + Transformer Engine | 4 (Gen4) | - |
| Blackwell (2024) | GB100 / 200 | 128 | 4 (Gen5) | 1 (Gen4) |
SM の主要構成要素
- CUDA Cores: 並列計算ユニット (FP32 / INT32 / FP64)
- Tensor Cores: 行列演算 (FP16 / BF16 / FP8 / INT8)
- RT Cores: BVH トラバーサル / Ray-Triangle Intersection
- L1 Data Cache: SM内データキャッシュ (128KB-256KB)
- Shared Memory: ブロック内データ共有
- Register File: スレッド毎レジスタ (256KB)
- Warp Scheduler: 32スレッド/warp の発行制御
- Texture Units: テクスチャサンプリング
主要GPU の SM 構成
| GPU | SM数 | CUDA Cores | Tensor Cores | RT Cores |
|---|---|---|---|---|
| RTX 4090 | 128 | 16,384 | 512 (Gen4) | 128 (Gen3) |
| RTX 4080 SUPER | 80 | 10,240 | 320 | 80 |
| RTX 4070 SUPER | 56 | 7,168 | 224 | 56 |
| H100 SXM5 | 132 | 16,896 | 528 (Gen4) | - |
| H200 | 132 | 16,896 | 528 (Gen4) | - |
| B100 / B200 | 192 | 24,576 | 768 (Gen5) | - |
| RTX 5090 | 170 | 21,760 | 680 | 170 |
関連用語との違い
- vs AMD CU (Compute Unit): 機能は対応するがアーキ詳細異
- vs Intel Xe-Core: 同様階層構造
FAQ
Q1: 1 SM が CUDA Cores 128 ってどういう意味? A: 1 SM 内に 128 個の並列FP32演算ユニット。32 スレッド/warp × 4 warp = 128 同時実行可能。
Q2: なぜTuring から RT Core / Tensor Core? A: 一般CPU で困難なRay-Triangle 交差判定 / 行列演算をハードウェア化、Ray Tracing / DLSS の高速化を実現。
Q3: Blackwell のSM はAda と何が違う? A: Tensor Core Gen5 (FP4対応)、RT Core Gen4 (BVH8 / OMM 強化)、L1 Cache 構造改良。CUDA Core 数/SM は128維持。