NVLink C2C (NVIDIA Grace-Hopper・2023)（エヌブイリンクシーツーシー）
NVIDIAのGrace CPUとHopper/Blackwell GPUを直結する超高速インターフェース。PCIeを大幅に上回る帯域幅と電力効率を持ち、AI計算におけるデータ転送ボトルネックを解消する技術。
概要
NVLink C2Cは、NVIDIAが提唱する「Chip-to-Chip」インターコネクト技術の核心です。従来のPCアーキテクチャでは、CPUとGPUはPCIeバスを介して通信していましたが、このバスの帯域幅がAIモデルの巨大化に伴うデータ転送のボトルネックとなっていました。
C2C技術は、ARMベースのGrace CPUとHopper（H100）やBlackwell（B200/B200）といったGPUを、単一のパッケージ内または極めて近接した配置で結合します。これにより、CPUとGPUが互いのメモリ領域に直接アクセスできる「メモリ・コヒーレンシ」を実現し、データコピーのオーバーヘッドを劇的に削減します。これは、GPT-4やClaudeのような数兆パラメータ規模のモデルを扱う際、分散学習における通信待ち時間を最小化するために不可欠な要素です。
スペック表
| 世代/アーキテクチャ | 最大帯域幅 (Bi-directional) | 特徴・用途 |
|---|---|---|
| Grace Hopper (GH200) | 900 GB/s | H100 GPUとの統合、初期のSuperchip構成 |
| Grace Blackwell (GB200) | 1.8 TB/s | Blackwell世代への進化、帯域幅が倍増 |
| 次世代予測 (GB300等) | 1.8 TB/s+ | さらなる電力効率とスループットの向上を目指す |
比較表
| 項目 | NVLink C2C | PCIe Gen5 x16 | UCIe (Open Standard) |
|---|---|---|---|
| 通信帯域 | 超高帯域 (最大1.8TB/s) | 低〜中帯域 (約128GB/s) | 中帯域 (チップレット向け) |
| レイテンシ | 極めて低い | 高い | 低い |
| 電力効率 | 非常に高い (5x向上) | 標準的 | 良好 |
| エコシステム | NVIDIA独自 (Proprietary) | 業界標準 (Open) | 業界標準 (Open/Chiplet) |
| 主な用途 | AI Superchip / LLM学習 | 一般的なGPU拡張 | チップレット間接続の汎用化 |
関連用語との違い
- NVLink Switch vs NVLink C2C: C2Cは「チップ間（CPUとGPU）」の極めて近接した結合を指すのに対し、NVLink Switchは「複数のGPUノード間」を大規模に接続するためのネットワーク・ファブリック技術です。C2Cが単一のSuperchip内の通信を担うなら、Switchはデータセンター規模の巨大なGPUクラスターを形成する役割を果たします。
- Unified Memory vs PCIe Transfer: PCIe経由ではCPUからGPUへデータを「コピー」する必要がありますが、C2CによるUnified Memory環境下では、CPUとGPUが同一のメモリ空間を論理的に共有できるため、明示的なデータ転送処理が不要になります。
FAQ
Q1: なぜPCIeではなくNVLink C2Cが必要なのですか？ A1: 生成AI（LLM）のパラメータ数が爆発的に増加したことで、従来のPCIe帯域ではGPUへのデータ供給が追いつかず、計算ユニットが「待ち状態」になる現象が発生しているためです。C2Cはこれを解消し、通信を計算速度に追従させます。
Q2: UCIeという競合技術がある中で、NVIDIAの独自性はどこにありますか？ A2: UCIeは汎用的なチップレット接続を目指すオープン規格ですが、NVLink C2CはNVIDIAのCPU（Grace）とGPU（Hopper/Blackwell）に最適化された垂直統合型ソリューションです。ハードウェアからソフトウェア・スタックまで一貫して最適化されている点が最大の強みです。
Q3: 今後のAIインフラにおける役割はどう変わりますか？ A3: 2025年以降、Blackwell Ultra世代において、C2Cの帯域拡大はさらに進みます。単なる「高速な道」ではなく、CPUとGPUが一体化した「一つの巨大なプロセッサ」として機能する計算基盤の標準となり続けるでしょう。