PCIe 7.0 仕様 (2025予想)（ピーシーアイイー7.0）

概要

PCIe 7.0は、2025年第2四半期にPCI-SIGより公開が予定されている次世代の高速シリアルインターフェース規格です。前世代であるPCIe 6.0の64GT/sから、1レーンあたり128GT/sへと転送速度を倍増させることを目的としています。この規格の核心は、単なる帯域幅の拡大に留まらず、大規模言語モデル（LLM）の学習や推論を支えるAI計算リソースにおける通信ボトルネックの解消にあります。

技術的な側面では、PAM4変調方式を継承しつつも、信号の完全性を維持するためにFLIT（Flow Control Unit）およびFEC（Forward Error Correction）のさらなる高度化が求められます。特に、銅配線（Cu PCB）を用いた物理層における信号減衰は極めて深刻な課題であり、従来の設計手法では伝送距離の確保が困難です。そのため、Pretrace技術や再駆動（Re-Drives）回路の導入といった、極めて高度なマザーボード・パッケージング技術が必須となります。

スペック表 (予測値)

比較表：世代間の進化と技術的障壁

関連用語との違い

PCIe 6.0 との決定的な差

最大の差異は、1レーンあたりの転送レートが64GT/sから128GT/sへと倍増している点です。これにより、x16スロット全体の双方向帯域幅は256GB/sから512GB/sへと跳ね上がります。また、信号の信頼性を担保するためのFLIT（Flow Control Unit）構造の最適化も、7.0世代ではより低レイテンシな通信を実現するために深化しています。

PAM4 変調方式の継承と進化

PCIe 6.0から導入されたPAM4（Pulse Amplitude Modulation 4-level）は、1シンボルで2ビットを伝送する効率的な方式ですが、電圧レベルの細分化によりノイズ耐性が低下するという弱点があります。7.0ではこの方式を維持しつつも、エラー訂正技術（FEC）の強化によって、高周波帯域での信頼性を確保しようとしています。

Pretrace と Re-Drive の必要性

通信速度が極限に達すると、従来のPCB配線では信号が減衰しすぎて受信側で判別不能になります。これを解決するために、信号をあらかじめ補正するPretrace技術や、途中で信号を増幅・整形して送り直すRe-Drive（再駆動）回路の配置が、マザーボード設計における必須要件となります。

FAQ Q1-Q3

Q1: 一般ユーザー向けのマザーボードにいつ登場しますか？ A1: PCIe 7.0は当初、NVIDIA B300やAMD MI400といった超高性能なAIアクセラレータやエンタープライズ向けSSDをターゲットとしています。コンシューマ向けのデスクトップPCへの普及は、コスト面と技術的難易度の観点から2030年以降になると予想されます。

Q2: 物理的な設計における最大の難所は何ですか？ A2: 銅配線（Cu PCB）の限界です。128GT/sという超高周波では、基板内の信号減衰が極めて激しくなるため、高価な低損失材料の使用や、再駆動回路による信号補正といった高度な設計コストが不可避となります。

Q3: PCIe 7.0導入により、どのような恩恵がありますか？ A3: AI学習におけるGPU間通信のボトルネック解消、および次世代超高速ストレージ（NVMe SSD）の性能を最大限に引き出すことが可能です。これにより、大規模なデータセットの処理速度が劇的に向上します。