PCIe Lane Direct CPU/Chipset（ピーシーアイイーレーンダイレクト）
PCIe Lane Routing。CPU Direct Lane(GPU 16・M.2 4・Chipset 4 = 24 PCIe 5.0)・Chipset Lane(X870E 24 PCIe 4.0・Z890 24 PCIe 4.0/3.0 mixed)・DMI 4.0 x8(Intel chipset link)・Infinity Fabric chipset link(AMD)・Direct CPU NVMe = lower latency(-50-100us)・Chipset NVMe = higher latency but acceptable・PCIe Switch ASMedia ASM2812(8x downstream)・Lane sharing限定(M.2_2 + SATA・USB Sharing多)・X870E ROG Hero CPU lane 24 + Chipset 24 = 48 PCIe・MSI MEG GODLIKE 5x M.2 fully utilize・2026年 Lane utilization重要。
概要
PCIe Lane Direct CPU/Chipset は、CPU から直接走る PCIe ラインとチップセットが提供するラインを分離し、各デバイスへ最適化された帯域を割り当てる構成です。CPU Direct で 16 ラインを GPU 用、4 ラインを M.2 NVMe 用に確保し、残り 4 ラインをチップセットへ流す設計が主流です。2025 年に登場した Intel Z890 では、CPU 24 ライン + チップセット 24 ラインで合計 48 ラインを実現し、2026 年の AI 推論ボードは PCIe 6.0 ラインを 16 ライン単位で採用しています。CPU Direct NVMe は遅延を 50–100 µs 降低し、チップセット NVMe は 200–300 µs で十分とされます。
主な特徴・仕組み
- CPU Direct ライン
- 16 ライン（PCIe 5.0）を RTX 5090 などの高帯域 GPU 用に確保
- 4 ライン（PCIe 5.0）を M.2 NVMe 用に割り当て（DDR5‑6000 との併用で 10 Gbps/セル）
- チップセット ライン
- X870E では 24 ライン（PCIe 4.0）を SATA・USB などに分配
- Z890 では 24 ライン（PCIe 4.0/3.0 混合）を拡張カード用に使用
- DMI 4.0 x8
- Intel チップセット間リンクで 32 Gbps の帯域を確保
- Infinity Fabric
- AMD のチップセットリンクで 16 Gbps/レーンを実現し、Ryzen 9 9950X3D との通信を高速化
- PCIe Switch
- ASMedia ASM2812（8x downstream）で 8 ラインを 8 スロットに分配し、M.2_2 + SATA 共有を実現
- レーン共有制限
- M.2_2 + SATA 共有は 1 ラインで同時使用不可
- USB 共有は 2 ラインを同時に複数デバイスへ配分
- 2025 年の動向
- PCIe 6.0 への移行で 32 Gbps/レーンが標準化、CPU Direct で 32 ラインを確保
- 2026 年の動向
- AI 推論用専用レーンが 8 ライン単位で提供され、RTX 5090 への接続が 16 Gbps/レーン
- チップセット NVMe が 200 µs 以内に完了するよう改良
- レーン利用率
- 2026 年に向けてレーン利用率 90 % 以上が目標とされ、MSI MEG GODLIKE 5x M.2 で 100 % を実現
スペック比較表
| 製品 | CPU Direct ライン | チップセット ライン | DMI / Infinity Fabric | 備考 |
|---|---|---|---|---|
| Intel Z890 | 24 (PCIe 5.0) | 24 (PCIe 4.0/3.0) | DMI 4.0 x8 | 48 レーン合計 |
| AMD X670E | 16 (PCIe 5.0) | 24 (PCIe 4.0) | Infinity Fabric 16 Gbps | 40 レーン合計 |
| MSI MEG GODLIKE | 24 (PCIe 5.0) | 24 (PCIe 4.0) | DMI 4.0 x8 | 48 レーン合計 |
| ASMedia ASM2812 | - | - | - | 8 x downstream |
| X870E ROG Hero | 24 (PCIe 5.0) | 24 (PCIe 4.0) | DMI 4.0 x8 | 48 レーン合計 |
具体例・対応製品
- Intel Z890
- CPU Direct: 16 GPU + 4 M.2
- チップセット: 24 SATA/USB
- DMI 4.0 x8 で 32 Gbps
- AMD X670E
- CPU Direct: 16 GPU + 4 M.2
- Infinity Fabric 16 Gbps
- 2025 年に PCIe 6.0 への準備が進む
- MSI MEG GODLIKE
- 5x M.2 スロットを 24 PCIe 5.0 ラインで完全活用
- RTX 5090 との併用で 16 Gbps/レーン
- ASMedia ASM2812
- 8 x downstream で M.2_2 + SATA 共有を実現
- 2026 年のレーン利用率 90 % 以上を目指す
- X870E ROG Hero
- CPU Direct 24 PCIe 5.0 + チップセット 24 PCIe 4.0
- 48 レーンで 100 % 活用
自作PCでの選び方・注意点
- CPU とチップセットの互換性
- CPU Direct ライン数が 24 レーン以上であるか確認
- レーン割り当ての確認
- GPU 用に 16 レーン、M.2 用に 4 レーンが確保されているか
- DMI / Infinity Fabric の帯域
- 32 Gbps 以上が必要な場合は DMI 4.0 x8 を選択
- レーン共有の制限
- M.2_2 + SATA 共有は 1 レーンのみで同時使用不可
- レーン利用率の計算
- 48 レーン中で 90 % 以上を使用する設計は推奨
- PCIe 6.0 対応
- 2025 年以降は 32 Gbps/レーンを備えたマザーボードを検討
- NVMe の遅延
- 低遅延が必要なら CPU Direct NVMe を優先
- 電源容量
- RTX 5090 で 450 W TDP、CPU 250 W 以上を想定し 750 W 以上の PSU 推奨
- 冷却設計
- 24 PCIe 5.0 ラインで発熱が集中するため、CPU ランチクーラーを 600 W 以上に
- 将来性
- 2026 年の AI 推論ボードに備えて 8 レーン AI 専用レーンを確保できるか確認
関連用語との違い
- PCIe Lane Direct
- CPU から直接走るレーンのみを指す。
- PCIe Lane Routing
- CPU とチップセット間のレーン分配全体を含む。
- DMI
- Intel の CPU‑チップセットリンク。
- Infinity Fabric
- AMD の CPU‑チップセットリンク。
よくある質問(FAQ)
Q1. CPU Direct NVMe とチップセット NVMe の遅延差はどれくらいですか？
A1. CPU Direct NVMe は 50–100 µs、チップセット NVMe は 200–300 µs。用途により選択が決まります。
Q2. 2025 年以降に PCIe 6.0 へ移行する場合、既存のマザーボードは対応できますか？
A2. 既存の 5.0/4.0 マザーボードは 6.0 への後方互換性はありません。PCIe 6.0 には新規マザーボードが必要です。
Q3. MSI MEG GODLIKE の 5x M.2 はすべて 24 PCIe 5.0 ラインを共有していますか？
A3. はい、5x M.2 は 24 レーンを 5 つに分配し、各スロットで 4 レーンを使用します。
まとめ
PCIe Lane Direct CPU/Chipset は、CPU から直接走るレーンとチップセットレーンを明確に分離し、レーン利用率を最大化することで高帯域デバイスの性能を引き出します。2025–2026 年における PCIe 6.0 の普及と AI 専用レーンの登場により、レーン数と帯域はさらに増加。自作 PC では CPU Direct のレーン割り当て、DMI / Infinity Fabric の帯域、レーン共有制限を確認し、将来性を見据えたマザーボード選択が鍵となります。