350件の用語
2007年登場のメモリ規格。DDR3-1600/1866が主流で1.5V動作、240pin DIMM/204pin SO-DIMM。2026年時点では主流をDDR4/DDR5に譲り、組込/レガシーPC向けの補修市場で継続。
DDR5 内部構造。Bus Width: 64-bit data + 8-bit ECC = 72-bit total・Single Channel: 32-bit per sub-channel x2 = 64-bit(DDR4からchange)・Sub-channel(DDR5新規・分離independent access)・Rank: 1R(Single)/2R(Dual)・x8 chip 8 chip per rank・x16 chip(low-density 4 chip)・Bank Group(8 BG)・Bank(32 banks total)・Burst Length 16(BL16・DDR4 BL8 倍)・Row 64K-128K rows・Density 8Gb-32Gb chip・48GB/96GB non-power-of-2(M-die・x16 chip)・2026年 4Gb-32Gb chip mix構成普及。
概要
データレート 7200 MT/s の高速 DDR5 メモリ規格。帯域 57.6GB/s を持ち、Arrow Lake・Zen 5 の OC メモリスイートスポット。XMP 3.0/EXPO 対応。
次世代超高速メモリ規格。10000MT/sの転送速度、2025年後半登場予定
DDR5メモリの基本速度規格。JEDEC標準の最初のDDR5速度グレード
DDR5メモリの標準的なオーバークロック速度規格
DDR5メモリの超高速規格。ハイエンドシステム向けの高性能メモリ
高速DDR5メモリ規格。8000MT/sの転送速度でゲーミングとクリエイティブ作業を高速化
JEDEC が 2020 年 7 月に標準化・Samsung/SK Hynix/Micron が 2021 年に量産開始した 5 世代目 DDR SDRAM。1.1V 動作 (DDR4 1.2V から省電力化)・4800-6400MT/s 標準・最大 64GB/UDIMM・PMIC オンモジュール統合・DDR4 比 2 倍帯域で、Intel Alder Lake (2021)・AMD Ryzen 7000 (2022)・サーバ Xeon Sapphire Rapids (2023) で標準化された現代主流メモリ。
JEDECが2024年策定のMultiplexed Rank DIMM仕様。最大DDR5-12800・サーバ専用2倍帯域実現。
DDR5メモリ動作クロック上限拡張。XMP 3.0(Intel)・EXPO(AMD)・DDR5-6000 CL30(AMD Ryzen 9 9950X sweet spot)・DDR5-7200/8000/8400/9000+(Intel Arrow Lake)・tCL/tRCD/tRP/tRAS/tRFC/tRC調整・VDDQ/VDD2/VSA電圧・Memory Tester(MemTest86+・OCCT・TestMem5)、2026年OC前提Kit急増。
DDR5 規格 2020年標準のチップ内蔵ECC機能。Sparing Bit+SEC (Single Error Correction) +メモリリーク自動修正+FB DIMM 不要のメインストリームエラー耐性。
2025年のDDR5メモリ価格の歴史的安値。32GBキットが約1万円で購入可能になり、ゲーミングPCの大容量メモリ搭載が一般化。
DDR5メモリ詳細タイミング。Primary tCL/tRCD/tRP/tRAS/tRC・Secondary tRRD_S/tRRD_L/tFAW/tWTR_S/tWTR_L・Tertiary tWR/tRTP/tRFC1/2/sb・tCWL Write・Refresh Mode 1x/2x・Buildzoid Anta Tunes・OC Tool 1usmus DRAM Calculator・SkatterBencher OPT・¥0 Free Tools、2026年DDR5-6400/8000 Stable Tune必須。
DDR5 Gaming最速kit。DDR5-6000 CL30(AMD Zen 5/4 X3D最適・F5-6000J3040G32GX2-TZ5N)・DDR5-6400 CL32(Intel sweet)・DDR5-6400 CL30(高級kit)・DDR5-8000 CL38(CUDIMM Intel Arrow Lake)・DDR5-7200 CL34(高級GSkill Neo/Trident Z5 Royal)・tCL/tRCD/tRP/tRAS primary timing・M-die vs A-die分岐・Real Latency: CL30 @ DDR5-6000 = 10ns・Trident Z5 Neo RGB/Corsair Dominator Titanium・2026年 gaming最速DDR5-6000 CL28定着。
JEDEC 2020年7月公開のDDR5 メモリ標準 (JESD79-5)。4,800-8,400 MT/s・LPDDR5 (低電力版・2019)・PMIC統合・ECC内蔵、2021年Intel Alder Lake から普及。
DDR5 メモリIC die種別(OC決定要素)。SK Hynix A-die(2023年-・最強OC・DDR5-8000+ stable・CUDIMM 9000+・Trident Z5 Neo F5-6000J3040G)・SK Hynix M-die(A-die前・DDR5-7600 limit)・Samsung B-die(DDR4 legacy・DDR5では無い)・Micron B-die(mid tier)・Nanya・ThaiPhoon Burner(XMP profile+die判定)・HWiNFO64 die確認・A-die識別 MFR_ID+Rev解析・2026年OC勢A-die必須。
Samsung/Micron DDR5 で採用された3D TSV 積層技術。8層/16層 stack で 64Gbit/128Gbit module対応+メモリバンク並列性+次世代DRAM 主流製造方式。