Chiplet Design（チップレットデザイン）

Chiplet Design（チップレット設計）

概要

Chiplet Design（チップレット設計）は、巨大な単一のダイ（モノリシック）の代わりに、複数の小さなチップ（チップレット）を高速接続して 1 つのプロセッサを構成する半導体設計手法です。AMD が 2019 年の Ryzen 3000 / EPYC Rome で実用化し、Intel も Meteor Lake で採用、現在は業界標準となっています。

モノリシック vs チップレット

モノリシック

• 1 つの大きなダイ
• 単純
• 問題: 歩留まり、製造コスト、スケール困難

チップレット

• 複数の小さなダイ
• 歩留まり向上
• 柔軟性
• コスト効率

メリット

1. 歩留まり向上

• 小さいダイ = 欠陥率低
• 製造コスト削減
• AMD の主要な動機

2. コスト削減

• 旧プロセスで安価な部分
• 最新プロセスは高価な部分のみ

3. 柔軟性

• 異なるプロセスを組み合わせ
• 例: Compute（5nm）+ I/O（6nm）

4. スケール

• EPYC: 8 コア × 8 = 64 コア
• モノリシックでは困難

5. 再利用

• 同じチップレットを異なる製品で使用
• 開発効率

6. 時間短縮

• 設計期間短縮
• 市場投入早

デメリット

1. レイテンシ

• チップレット間通信
• モノリシックより遅い

2. 電力

• オフチップ通信
• 効率低下

3. 複雑性

• パッケージング
• 設計

4. キャッシュ階層

• CCD（Core Complex Die）間の通信

AMD のチップレット戦略

Ryzen 3000（2019）

• 初のコンシューマー向けチップレット
• CCD（Core Complex Die）: 8 コア
• I/O Die: 14nm

Ryzen 5000（2020）

• 7nm CCD + 12nm I/O Die
• CCX 統合

Ryzen 7000（2022）

• 5nm CCD + 6nm I/O Die
• DDR5、PCIe 5.0

Ryzen 9000（2024）

• Zen 5
• 同様の構造

EPYC Rome（2019）

• 8× CCD + 1× I/O Die
• 最大 64 コア

EPYC Genoa（2022）

• 12× CCD + 1× I/O Die
• 最大 96 コア

EPYC Turin（2024）

• 16× CCD（Zen 5）
• 最大 192 コア（Dense）

Intel のチップレット

Meteor Lake（2023）

初のモバイル向けチップレット Intel：

• Compute Tile: Intel 4、P/E コア
• Graphics Tile: TSMC N5
• SoC Tile: Intel 4、NPU
• IO Tile: TSMC N6
• Foveros: 3D パッケージング

Arrow Lake（2024）

• デスクトップ向け
• TSMC N3B + Intel 20A

Ponte Vecchio（データセンター GPU）

• 47 個のチップレット
• EMIB + Foveros
• 業界最多

パッケージング技術

TSMC CoWoS（Chip on Wafer on Substrate）

• 2.5D パッケージング
• Silicon Interposer
• NVIDIA H100、AMD MI300 等

TSMC SoIC（System on Integrated Chips）

• 3D パッケージング
• AMD 3D V-Cache

Intel EMIB（Embedded Multi-Die Interconnect Bridge）

• 小さなブリッジ
• コスト効率

Intel Foveros

• 3D 積層
• Meteor Lake、Ponte Vecchio

Samsung X-Cube

• 3D 積層
• Samsung 独自

相互接続

UCIe（Universal Chiplet Interconnect Express）

• 業界標準
• 2022 年策定
• AMD、Intel、Arm、Samsung 等

AMD Infinity Fabric

• AMD 独自
• CCD ⇔ I/O Die

Intel Xe Link

• GPU 間接続

3D スタッキング

AMD 3D V-Cache

• 64 MB 追加 L3
• CCD の上に積層
• Ryzen X3D シリーズ
• ゲーミング性能向上

市場動向

2023-2026

• すべての主要ベンダーが採用
• UCIe 普及
• 異種統合（CPU + GPU + DPU）

将来

• Glass Substrate: ガラス基板
• 光接続: Optical I/O
• Fault Tolerance: 大規模対応

ユースケース

データセンター

• EPYC、Xeon Max
• コスト効率

コンシューマー

• Ryzen、Core Ultra
• 最適化

アクセラレータ

• GPU、AI チップ

関連用語

• CCD（Core Complex Die）
• Infinity Fabric
• UCIe
• TSMC CoWoS、Intel Foveros
• 3D V-Cache、3D Stacking