PAM-3（パムスリー）
3レベルパルス振幅変調技術。USB 4.0 v2や次世代高速インターフェースで採用される革新的信号伝送方式。NRZとPAM4の利点を融合し、80Gbps超の高速通信を実現
PAM-3（3レベルパルス振幅変調）
PAM-3（Pulse Amplitude Modulation with 3 levels）は、デジタル信号を3つの異なる電圧レベルで表現する変調方式です。従来の2レベル（NRZ: Non-Return-to-Zero）と4レベル（PAM4）の中間に位置し、1シンボルあたり約1.58ビット（log₂3）の情報を伝送できます。この独特な特性により、帯域幅効率と実装複雑性のバランスが優れており、次世代高速インターフェースの主要技術として注目されています。
2024年以降、USB 4.0 Version 2（80Gbps）やDisplayPort 2.1などの最新規格で採用が始まり、従来技術では困難だった超高速データ伝送を、比較的低コストで実現可能にしています。
3つの電圧レベル
- Level 0: -V（負電圧）
- Level 1: 0V（中間電圧）
- Level 2: +V（正電圧）
符号化効率
1シンボル = log₂(3) ≈ 1.58ビット
効率 = 1.58 / 2 = 79%（PAM4の100%、NRZの50%と比較）
帯域幅効率
- NRZ比: 1.58倍のデータレート
- PAM4比: 0.79倍のデータレート
- 同じ帯域幅でより多くのデータ伝送が可能
シグナルインテグリティ
- アイ開口: PAM4より大きく、NRZより小さい
- SNR要求: 約9.5dB（PAM4: 13dB、NRZ: 6dB）
- ジッタ耐性: PAM4より優れる
送信側（Transmitter）
デジタルデータ → 3進変換 → DAC（3レベル） → ドライバ → 伝送路
受信側（Receiver）
伝送路 → イコライザ → ADC（3レベル） → デコーダ → デジタルデータ
物理層パラメータ
- データレート: 80Gbps（レーンあたり）
- シンボルレート: 約50.6GBaud
- ケーブル長: 最大2m（アクティブケーブルで5m）
- 消費電力: PAM4比で約30%削減
プロトコル統合
- USB4トンネリングプロトコル対応
- Thunderbolt 4/5互換性
- DisplayPort Alternate Mode
- PCIe トンネリング
-
電力効率の向上
- 低い電圧スイング
- 簡素なイコライザ設計
- 熱設計の簡略化
-
コスト最適化
- 既存のPCB材料で実装可能
- リタイマ/リドライバの簡素化
- テスト機器の流用可能
| 項目 | PAM-3 | NRZ |
|---|---|---|
| レベル数 | 3 | 2 |
| ビット/シンボル | 1.58 | 1 |
| 帯域幅効率 | 高 | 低 |
| 実装複雑性 | 中 | 低 |
| 消費電力 | 中 | 低 |
| ノイズ耐性 | 中 | 高 |
| 項目 | PAM-3 | PAM4 |
|---|---|---|
| レベル数 | 3 | 4 |
| ビット/シンボル | 1.58 | 2 |
| アイ開口 | 大 | 小 |
| SNR要求 | 9.5dB | 13dB |
| エラー率 | 低 | 高 |
| イコライザ要求 | 中 | 高 |
USB 4.0 Version 2
- 80Gbps単方向/160Gbps双方向
- Type-Cコネクタ維持
- 後方互換性確保
DisplayPort 2.1
- UHBR20（80Gbps）モード
- 8K@60Hz HDR対応
- DSC（Display Stream Compression）統合
将来の応用
- PCIe 7.0（検討中）
- Ethernet 400G/800G
- チップ間接続（Die-to-Die）
サーバー間接続
- 低レイテンシ通信
- 電力効率の改善
- ケーブリングコスト削減
ストレージインターフェース
- NVMe over Fabrics
- 高速SSD接続
- RAID システム
プリエンファシス/デエンファシス
- 3レベル対応の波形整形
- 周波数依存減衰の補償
- アダプティブ制御
クロストーク対策
- 差動信号の最適化
- シールド設計
- グラウンドプレーン配置
配線設計
- インピーダンス: 85Ω±10%（差動）
- 最大配線長: 10インチ@FR-4
- ビア数: 最小化（2個以下推奨）
材料選定
- 誘電損失: Df < 0.02 @25GHz
- 表面粗さ: Rz < 1.5μm
- 銅箔厚: 0.5oz推奨
アイダイアグラム測定
- 3つのアイ開口評価
- マスクマージン測定
- ジッタ分析
BER（Bit Error Rate）測定
- 目標: 10⁻¹²以下
- PRBS31パターン使用
- 長時間安定性評価
オシロスコープ解析
- リアルタイム波形観測
- ヒストグラム分析
- FFT解析
プロトコルアナライザ
- リンクトレーニング監視
- エラーパケット解析
- レイテンシ測定
-
3進論理回路の設計
- 専用ICの開発
- FPGAでのプロトタイピング
- 検証環境の構築
-
後方互換性の確保
- マルチモード対応
- 自動ネゴシエーション
- フォールバック機能
アダプティブイコライゼーション
- CTLE（連続時間線形等化器）
- DFE（判定帰還等化器）
- FFE（フィードフォワード等化器）
エラー訂正
- FEC（前方誤り訂正）
- CRC（巡回冗長検査）
- リトライメカニズム
2025-2026年
- USB 4.0 v2製品の本格普及
- DisplayPort 2.1採用拡大
- コスト削減
2027年以降
- PAM-3の標準化進展
- データセンター採用
- 車載応用の検討
PAM-5/PAM-6
- さらなる多値化
- AI支援デコーディング
- 量子通信との融合
リンク確立失敗
- ケーブル品質の確認
- コネクタ接触の確認
- ドライバ/ファームウェア更新
速度低下
- リンクトレーニング状態確認
- エラー率の測定
- 温度条件の確認
PAM-3は、高速デジタル通信における画期的な変調技術として、帯域幅効率と実装可能性の最適なバランスを提供します。USB 4.0 Version 2での採用を皮切りに、今後様々な高速インターフェースへの展開が期待されています。
設計者にとっては、NRZからの移行が比較的容易でありながら、大幅な性能向上が得られる魅力的な選択肢となっています。今後の高速通信技術の発展において、PAM-3は重要な役割を果たすことが確実です。
- USB 4.0 Version 2 - PAM-3採用の最新USB規格
- PAM4 - 4レベル振幅変調
- NRZ - 従来の2レベル変調
- SerDes - シリアライザ/デシリアライザ
- イコライゼーション - 信号補正技術
- DisplayPort 2.1 - PAM-3対応ディスプレイ規格
- Thunderbolt 5 - 次世代高速インターフェース