CPU用語集

Intel Core Ultra対応の新ソケット。Arrow Lake世代から採用される新規格

Intel Core Ultra Series 2/3用ソケット(2024年10月〜)。Arrow Lake-S(Core Ultra 9 285K・265K・245K)・Arrow Lake Refresh(2025 Q3)・Panther Lake(Core Ultra 3・2026 Q4)対応、Z890/B860/H810チップセット対応、800シリーズMB・CPU冷却器クーラー互換LGA 1700、DDR5-6400+PCIe 5.0 x16標準。

レベル3キャッシュ。複数コアで共有する大容量キャッシュ

CPU 3次キャッシュ。Ryzen 9 9950X 64MB(32MB×2 CCD)・9950X3D 128MB(96MB+32MB・3D V-Cache)・Core Ultra 9 285K 36MB・EPYC 9684X 1152MB・Threadripper 7995WX 384MBが2026年代表値、ゲーム性能に大影響・X3D優位、容量大+低Latencyがボトルネック解消。

L3キャッシュは、CPUやGPUのプロセッサ内部に設けられた高速メモリ領域で、レジスタ・L1/L2キャッシュと並んで最上位のキャッシュ階層（Tier 0）として位置づけられます。主な役割は「データの局所性を利用し、CPUコアが頻繁にアクセスするメモリ領域を保持して待ち時間を削減する」ことです。L3キャッシュは通常、複数のプロセッサコア間で共有されるため、コア間通信（Inter-Processor

レベル2キャッシュ。L1より大容量で低速なキャッシュ

CPUキャッシュ多段階構成。L1(Data 48KB+Instruction 32KB・1-4cycle)・L2(512KB-3MB・Unified・12-20cycle)・L3(Shared/CCD単位・20-75MB・40-80cycle)・LLC(Last-Level Cache)・Ryzen 9950X3D 128MB L3・Core Ultra 9 285K 36MB・Apple M4 Max 48MB SLC対応、2026年キャッシュ階層設計進化+3D V-Cache普及。

レベル1キャッシュ。CPU内最速の小容量メモリ

OC初級者向け。CPU AMD: PBO+Curve Optimizer (-10〜-30 All Core or Per Core)・PBO Limits PPT/TDC/EDC・Eco Mode 65W・CPU Intel: TVB+APO・PL1/PL2/Tau調整・GPU: MSI Afterburner Curve Editor (Ctrl+F・0.875V@2700MHz)・Power Limit %・Temp Target 75°C・Memory OC +1500MHz・Memory: XMP/EXPO+Sub-timing TestMem5・FCLK 2200・GPU FE Hot Spot 95°C・CPU Tjmax 95°C以下、2026年Curve OC主流 vs 全コア固定。

CPUダイ（半導体基板）上に直接統合された機能。Ryzen 7 9800X3Dの3D V-Cache 96MB・Intel Core Ultraの Neural Engine・Apple M4のUnified Memory Controllerが代表で、外部接続より大幅に低レイテンシ。

AMD Curve Shaper(Zen 5 BIOS新機能・2024年-)。15-point Per-Core Voltage curve(従来 Curve Optimizer 1-axis)・Frequency zone(Min/Med/Max) × Temperature zone(Cold/Normal/Hot) = 5 freq × 3 temp・Per-core 15点 OC・温度別最適 voltage curve調整・PBO Curve Optimizer全面拡張・9800X3D PBO + Curve Shaper -10℃ stable boost・Skatterbencher YouTube guide詳細・X870E/Z890 BIOS対応(AGESA 1.2.0.3+)・Save/Load profile・Manual調整時間8-16h・Auto Tuning可・2026年 OC勢必修、Zen 5最大限活用。

AMD Curve Shaper Zen 5 step-by-step tutorial。Step 1: BIOS update最新(AGESA 1.2.0.3+ for Curve Shaper)・Step 2: PBO Manual enable(BIOS Advanced Mode)・Step 3: Curve Optimizer All-core -10 baseline・Cinebench R24 + y-Cruncher BBP 1h validate stability・Step 4: Per-core CO test(±5 step・15-30min Karhu RAM併用)・Step 5: Curve Shaper enable(Zen 5 only)・15-point grid調整: low/med/high freq × cold/normal/hot temp・Step 6: Cold corner -5(idle温度)・Hot corner -25(sustained・温度高時undervolt)・Step 7: Boost Override +200MHz target test・Step 8: Save BIOS Profile・Total time 8-16h・Skatterbencher YouTube・OCN forum・2026年 Zen 5最大限活用必修。

Hyperscaler Custom Silicon。Google Tensor G5 (TSMC N3E・2025-Q3 Pixel 10)・TPU v6e Trillium・Microsoft Maia 100 (AI Accelerator・105B Transistor・TSMC N5)・Cobalt 100 ARM CPU (128 Neoverse N2 Core)・AWS Graviton4 (96 Neoverse V2)・Trainium 2 (1.3 PFLOPS FP8)・Inferentia 2・Meta MTIA v2・Apple M4 Max/M4 Ultra予告・OpenAI Custom AI Chip 2026予告 (Broadcom)・¥¥¥¥¥¥¥、2026年Custom Silicon主流化。

メモリコントローラーの動作モード。Gear 1/2の設定

CPU/SoC汎用ベンチマーク。Geekbench 6.4(Primate Labs・AES/ML/Blur推奨・2023年)・Apple M4 Max Single 4200+/Multi 26000+・Core Ultra 9 285K Multi 20500・Ryzen 9 9950X3D Multi 21500・Snapdragon X Elite X1E-84-100 Multi 14500・PassMark CPU Mark・Cinebench R24・3DMark CPU Profile代表、2026年ユニバーサルスコア比較基準。

Cache Coherencyは、最新のCPU/GPU技術における重要な要素です。

CPUが要求したデータがL1/L2/L3キャッシュに存在した状態。Ryzen 7 9800X3Dの96MB 3D V-Cacheはヒット率を大幅向上させ、ゲームで20-30% fps向上を実現。

CPUが要求したデータがL1/L2/L3キャッシュに無くRAMへフェッチする状態。数十-数百サイクルのレイテンシを要し、プログラムのデータローカリティ・Ryzen 9 9800X3DのV-Cacheが大きく影響する。

CPUキャッシュの最小転送単位。x86/ARMは64バイト、Apple M4は128バイトで、False Sharingやパディング最適化の対象。`perf c2c`・Linux `getconf LEVEL1_DCACHE_LINESIZE` で確認可能。

CPU Cache階層。L1 Data 32-48KB/Instruction 32-64KB (~4 cycle)・L2 1-3MB Per Core (~12 cycle)・L3 LLC Last-Level Cache (~30-50 cycle・Ryzen 9 9950X3D 96MB+32MB)・L4/SLC System-Level Cache (Apple M3 Ultra 24MB SLC・Snapdragon X Elite 30MB)・Inclusive vs Exclusive・Write-Back vs Write-Through・MESI Coherency Protocol・Apple Silicon UMA、2026年AMD 3D V-Cache 192MB予告。