CPU用語集

米 Digital Equipment Corporation が 1992 年に発表した 64-bit RISC プロセッサ系統。当時最高クロック・最高性能を誇り Windows NT / Linux / Tru64 UNIX で採用、1998 年 Compaq 吸収後 2004 年生産終了したワークステーション伝説。

TSMCが2025年より量産を開始する次世代半導体製造プロセス。従来のFinFET構造からGAA（Gate-All-Around）へと転換し、トランジスタの制御性を極限まで高めることで、劇的な電力効率向上と演算性能の拡大を実現する最先端技術。

2024年TSMCが量産開始した3nm改良プロセス。EUV層削減と歩留まり向上を実現し、Apple M3/M4、A18、Snapdragon 8 Gen 4等の主要モバイル/PC SoCに採用。

TSMC 2nm製造プロセスノード(2025年末量産)。GAA-FET(Gate-All-Around Nanosheet)初採用・N3E比15%性能向上/30%電力削減・Apple A19 Pro(iPhone 17 Pro)・A20/M5(2026年)・Qualcomm Snapdragon 8 Elite Gen 5・NVIDIA Rubin GPU(2026 Q4)・AMD Zen 7(2027)採用予定。

2025年Q4量産開始予定のTSMC初GAAFET (Nanosheet) プロセス。N3比10-15%高速+25-30%省電力+1.15x密度を実現し、Apple A20 / M5、AMD Zen 6、NVIDIA Vera Rubin等の2026年フラッグシップに採用予定。

TSMC社2025-Q4量産予定2nmプロセスN2。GAA Nanosheet初採用、N3比性能+15%/電力-25-30%/密度1.15x。Apple A20/M5/Nvidia Rubin採用予想。

2012年TSMC量産のCoWoS (Chip-on-Wafer-on-Substrate) は2.5D Advanced Packaging技術。Si Interposer + TSV で複数Die (CPU/GPU/HBM) を結合し、NVIDIA H100/B200・AMD MI300X・TPU v5p等AI GPUの基盤となる。

Virtual Memory TLB機構。L1 dTLB 96-128 entry・L1 iTLB 64-128・L2 STLB 3072-4096 entry・Page Table Walk (4-Level Page Table x86-64 48bit)・PWC Page Walk Cache・Huge Pages 2MB/1GB対応・Transparent Huge Pages THP・madvise(2) MADV_HUGEPAGE・PCID/ASID Process Context ID・KPTI Meltdown Mitigation・¥0 OSS、2026年5-Level Page Table 57bit普及。

概要

>-

Intel 電力制限仕様。TDP(Thermal Design Power・定格・125W)・PL1(Power Limit 1・持続電力・=TDP)・PL2(Power Limit 2・burst・253W)・PL3(max・Intel 14900K 295W)・PL4(emergency)・Tau(28-56秒・PL2持続時間)・Intel Default Settings(2024年8月以降 K CPU安定化)・Extreme/Performance/Baseline Power Delivery Profile・AMD PPT(Package Power Tracking)・TDC/EDC対応。

CPU 消費電力(spec vs 実際)。AMD TDP(Thermal Design Power・cooler選定基準)・PPT(Package Power Tracking・実最大電力・TDP * 1.35 typical)・Ryzen 9950X3D 170W TDP→230W PPT・9800X3D 120W TDP→162W PPT・Intel TDP=PL1=Base Power 125W・MTP=PL2=253W (14900K/285K)・PL2 sustain時253W継続・HWiNFO64「CPU Package Power」「IA Core Power」分離計測・Cinebench R24 maximum_load・Idle 30-60W・Gaming 80-150W・2026年 PSU選定はMTP/PPT基準。

Datacenter ARM Server CPU。AmpereOne A192-32X (192 Core・5GHz・$5500・Cloud Native)・Ampere AmpereOne M (192 Core・Mass Market 2025)・AWS Graviton4 (96 Neoverse V2・Annapurna)・NVIDIA Grace 144 Neoverse V2 (Hopper Coupling)・Microsoft Cobalt 100 (128 Neoverse N2)・Alibaba Yitian 710 (128 Neoverse N2)・SiPearl Rhea (128 Zeus)・Marvell Octeon・¥¥¥¥¥¥¥、2026年AmpereOne M 大量出荷。

CPUが2つのコアを搭載する構成。Core 2 Duo（2006年）で標準化、現代はIntel Pentium Gold G7400・AMD Athlon 3000Gなどエントリー/組込向けで継続、2026年の主流はマルチコア16-32。

CPU内蔵AI専用プロセッサ。AMD XDNA 2(Ryzen AI 300・50 TOPS)・Intel NPU 4(Lunar Lake・48 TOPS)・Snapdragon X Elite Hexagon(45 TOPS)・Apple Neural Engine(M4 Max・38 TOPS)・Arm Ethos-N78/N85が代表、Copilot+ PC 40 TOPS基準達成で2026年AI PC普及。

半導体スイッチング素子。現代CPU/GPUの基本単位で、微細化（プロセスルール）と密度向上によって性能と省電力を両立する。

米 Transmeta 社が 2000 年に発表した x86 互換プロセッサ。VLIW アーキテクチャ + Code Morphing Software で動的に x86 命令を変換、超低消費電力で VAIO U / MURAMASA 等の小型ノートに採用された異色チップ。

10億分の1メートル単位で半導体プロセスを示す。TSMC N3E（3nm）はApple M4・Snapdragon X Elite・Intel 18A（1.8nm）でCore Ultra 200シリーズが採用、Zen 5はTSMC N4Pベース。

Intel Nova Lake(2026年末-2027年予想)。LGA 1954 socket(LGA1851後継)・TSMC N2+Intel 18A hybrid tile・P-core Coyote Cove・E-core Arctic Wolf・LP-core含む3-tier hybrid・16P+32E+4LP(合計52 core噂)・Meteor Lake系 chiplet design継承・DDR6対応(12800-)・PCIe 6.0・Thunderbolt 5 native・vPro継続・AMD Zen 6 vs Nova Lake prime時代・2026年Q4 Computex teaser予想。

概要